用于海思平台上的tcpdump arm平台 hi3616a 使用arm-hisiv300-gcc编译 静态编译，不需要so库

里面包含了使用方法和注意事项

1.设计一个4时隙的时分复用模块； 要求：帧周期125US，0时隙为帧头，1时隙64Kb PCM数据，2时隙为64K CVSD数据，3时隙填充数据。 2.设计一个时分解复用模块； 要求：恢复1时隙PCM和2时隙CVSD数据，将解复用出的PCM数据和CVSD数据送PCM模块和CVSD模块译码，通过语音验证复用解复用软件是否正确。 3.超全面、超详细，包含课程设计源码和报告、器件库安装过程、硬件连接图、实验过程、测试过程、实验结论以及心得体会。

华清远见ARM接口编程学习笔记

比亚迪单片机的底层应用参考程序例程，包括ADC,EEPROM,GPIO,IIC,PWM,SLEEP,UART,定时器TIME，外部中断，触摸等例程。

STM32H750的FDCAN配置，配置为传统CAN，波特率500K，文章见我的博客。电路末端需要增加120欧的终端电阻，原文路径https://blog.csdn.net/13011803189/article/details/123839036

基于Intel（Altera）的Quartus II平台（复制一下就可以很方便地迁移到其他FPGA平台，如Xilinx的Vivado），使用FPGA实现 异步FIFO + 同步FIFO 的工程源码： 1、异步FIFO的设计使用指针法；同步FIFO的设计使用指针法 + 计数器法； 2、详细的设计源码；详细的仿真源码、仿真设置和仿真结果； 3、更详细的说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/121136040》及《https://wuzhikai.blog.csdn.net/article/details/121152844》。

fpga开发板原理图，对从事fpga硬件开发有帮助。

描述基于FPGA的随机等效采样模块设计的相关文献。

从51到ARM裸机开发实验(009)LPC2138中断实验仿真电路图和源码