搜索【（verilog语言）】的结果

一个完整的串口协议（Verilog语言编写）

一个完整的串口协议（Verilog语言编写）经验证已通过调试！

2019-12-21 19:25:41 194KB 串口 Verilog

1

verilog语言实现数字钟的设计

采用verilog语言实现数字钟的设计，采用quarters2语言环境。

2019-12-21 19:24:26 272KB verilog 数字钟 quartus2

1

基于MIPS指令集的32位CPU设计与Verilog语言实现_流水线CPU

用Verilog语言设计的流水线CPU，资源里包含了源代码及流水线CPU结构图，与大家分享下

2019-12-21 19:24:19 9.74MB MIPS Verilog

1

基于verilog语言实现的SDRAM控制器设计（含源代码）

2019-12-21 19:24:04 4.14MB SDRAM控制器 verilog FPGA

1

两种基于Verilog语言跑马灯源代码

两种跑马灯源代码，第一种比较符合思维方法；第二种比较精简。都是初学者写的，所以比较适合初学者看。

2019-12-21 19:23:12 24KB 跑马灯 eda 源码

1

使用Verilog语言编写简单的俄罗斯方块

压缩包里有两个文件，一个是课程设计时调试过得可以直接用用的，另一个是我进行了一定修改，但由于手头没有板子，没有调试过得，但注释比较全，便于理解。具体的程序解释可以看我的博客。初来乍到，多多关照~

2019-12-21 19:23:00 8KB Verilog 俄罗斯方块

1

verilog语言实现计算器

verilog语言实现简易计算器的功能,比如常用的乘法器加法器除法器减法器以及相应的移位运算，代码比较简单，下载后可以在代码后添加其他代码以实现其他功能

2019-12-21 19:22:29 2KB verilog

1

基于verilog语言的8位CPU设计

这是一个简单的8位CPU设计，基于verilog HDL 语言，在一个模版上进行修改得到的版本，适合于初学者学习使用

2019-12-21 18:51:24 494KB verilog 中断嵌套 子程序调用

1

Verilog语言设计电梯控制器文档

Verilog语言设计电梯控制器文档，关于电梯控制器的设计。东西不错

2019-12-21 18:50:02 495KB 电梯 verilog 控制器

1

VERILOG语言编写的贪吃蛇小游戏

数字电路课程设计，自己制作的贪吃蛇，小游戏，使用的开发软件是ISE14.7，可以直接运行

2019-12-21 18:47:56 6.99MB veriolg fpga

1