**重要提醒: 解读已更新到v3, 最后更新时间2021-7-18 194945** 此文档对于JESD标准DDR3做中文解读，轻松理解DDR3标准。 为何有此文档? > 笔者曾经在dram领域摸爬滚打数年，深深感受到spec标准文档的理解直接影响到dram知识技术的认知和层次，理解spec文档将极大提高dram水平。数年经验化成一篇解读，不要让时间浪费在不断地寻找spec标准含义的过程中，而是站在经验者之上更上一层楼！ 祝每个看过此文档的人都可以为"被某国打压的dram技术"增加技术储备！ 解读示例: 1 CK_t和CK_c代表什么? > CK_t: CK True, 代表差分信号的正极性clock, 也就是"真"clock/主clock; CK_c: CK Complement, 代表差分clock的负极clock. 2 CKE和CK的区别： > CKE是指dram clock时钟 enable与否，注意它和上面的CK有本质区别，CKE可以 理解为是颗粒侧的时钟，但CK是controller和dram交互的时钟。 CK如果没有了，CKE没有意义。但CK如果有，CKE可有可无。 CKE拉低，颗粒进入power down模式，可以节省功耗。 3 ZQ为什么一般是240欧姆呢? > 因为一般dram都是通过并联电阻实现设置为指定的电阻值，一般工业级的电阻值 是34, 40, 60, 80, 120欧姆，取最小公倍数，即240欧姆! ......还有更多... ** 本文档不仅仅是DDR3 spec标准文档，而是spec的注释解读 ** ** 翻译成中文? 当然不是翻译, 翻译放到网站上随便都可以翻译出来，此文是带着理解的解读! 深挖spec内部的原理，让您事半功倍！不要被spec卡住您的前途！ ** 因为解读是注释，即文中黄色或绿色下划线的注解，试读看不到，正在想方法如何显示给大家看。 ** 行业标准： 作者有数年spec经验. ** 专业: 数年dram问题debug，spec解读专业到位。 ** 咨询: 承诺文档解读有疑问，可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意，可线下联系作者申请退款，作者就有这样的自信敢承诺！ ** 更新: 不定期进行文档更新，保证每读一遍都有不一样的感受。 ** 再次提醒: 试读看到的是标准DDR3 spec, 批注注释才是本文档的价值所在!! 千万不要以为仅仅是DDR3 spec!!

**重要提醒: 解读已更新到v2.2, 最后更新时间2021-7-17 165220** 此文档对于JESD标准第一代DDR做中文解读，轻松理解DDR标准。 为何有此文档? > 笔者曾经在dram领域摸爬滚打数年，深深感受到spec标准文档的理解直接影响到dram知识技术的认知和层次，理解spec文档将极大提高dram水平。数年经验化成一篇解读，不要让时间浪费在不断地寻找spec标准含义的过程中，而是站在经验者之上更上一层楼！ 祝每个看过此文档的人都可以为"被某国打压的dram技术"增加技术储备！ 解读示例: 1 CK_t和CK_c代表什么? > CK_t: CK True, 代表差分信号的正极性clock, 也就是"真"clock/主clock; CK_c: CK Complement, 代表差分clock的负极clock. 2 CKE和CK的区别： > CKE是指dram clock时钟 enable与否，注意它和上面的CK有本质区别，CKE可以 理解为是颗粒侧的时钟，但CK是controller和dram交互的时钟。 CK如果没有了，CKE没有意义。但CK如果有，CKE可有可无。 CKE拉低，颗粒进入power down模式，可以节省功耗。 3 ZQ为什么一般是240欧姆呢? > 因为一般dram都是通过并联电阻实现设置为指定的电阻值，一般工业级的电阻值 是34, 40, 60, 80, 120欧姆，取最小公倍数，即240欧姆! ......还有更多... ** 本文档不仅仅是DDR spec标准文档，而是spec的注释解读 ** ** 翻译成中文? 当然不是翻译, 翻译放到网站上随便都可以翻译出来，此文是带着理解的解读! 深挖spec内部的原理，让您事半功倍！不要被spec卡住您的前途！ ** 因为解读是注释，即文中黄色或绿色下划线的注解，试读看不到，正在想方法如何显示给大家看。 ** 行业标准： 作者有数年spec经验. ** 专业: 数年dram问题debug，spec解读专业到位。 ** 咨询: 承诺文档解读有疑问，可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意，可线下联系作者申请退款，作者就有这样的自信敢承诺！ ** 更新: 不定期进行文档更新，保证每读一遍都有不一样的感受。 ** 再次提醒: 试读看到的是标准DDR spec, 批注注释才是本文档的价值所在!! 千万不要以为仅仅是DDR spec!!

DDR3协议英文版，DDR3 SDRAM Standard_JESD79-3D标准协议

本文是作者在华为工作期间写的一篇对DDR3全面的总结，当时有好几年经常接触DDR3的设计与测试，期间总结了大量的知识点，于是业余时间汇总起来写成本文，因为DDR3属于业界通用的器件，其中知识也不涉及到公司秘密，所以分享出来供大家参考。 文章摘要： DDR，在PC、手机、通信设备等产品中广泛应用。而随着技术发展以及用户需求提高，内存不断升级，从SDRAM, DDR, DDR2、再到DDR3，现在DDR4也开始大规模应用。其特点就是速率、容量不断提高，而且性能、功耗方面也不断优化。内存技术是很多软件、硬件、逻辑、测试工程师们关注的重点。但由于其复杂程度较高，同时，英文资料复杂，理解困难，而中文资料能较全面详细描述DDR3的文献匾乏、零散。记得刚接触DDR3时真是一头雾水，一直在其表面徘徊很久。身边小伙伴也是同感。 作者所从事的硬件领域常常接触DDR，在这方面有一些难忘的经历，期间也积累了一些知识。出于经验传承的目的，特写下本文。内存已经历多代，但很多知识是相通的，本文拿当前主流的DDR3作为重点去讲解。出于能力水平及篇幅原因，本文未能周全深入描述DDR3所有特性或者某些地方存在错误，还望读者谅解和指正。同时，本书在一些地方引用了其他文献中的图文，会在相应地方加以说明。在此，衷心希望本文能给能给想了解DDR3技术的同学提供帮助。 本文分为以下八章内容： 第一章 DDR3基础 第二章 DDR硬件设计 第三章 DDR3几个关键技术 第四章DDR3工作流程、参数详解 第五章 DDR3训练 第六章 DDR3信号完整性测试 第七章 DDR3问题案例 第八章 SDRAM、DDR、DDR2、DDR3、DDR4对比

DDR3_FIFO设计和调试.rar

DDR3相关的一些协议，以供学习

JESD标准规范，包括DDR、DDR2、DDR3、DDR4四种内存颗粒的设计规范

FPGA_ARM与DDR3布线指南

DDR3 204-pin sodimm Allegro封装库，给需要的人吧。

本文以Kintex-7系列XC7K410T FPGA芯片和两片MT41J128M16 DDR3 SDRAM芯片为硬件平台，设计并实现了基于FPGA的视频图形显示系统的DDR3多端口存储管理。