南昌大学2015年EDA实验课最后一个规定实验，Quartus版本为9.0，所用芯片为EP2C35F672C8

quartusii的PLL IP核分频和倍频，并且仿真通过，quartusii的PLL IP核分频和倍频

该文件为QuartusII的工程文件，是直方图均衡图像增强的硬件实现，使用verilog编写。共4个子模块，总共6个输入输出引脚，输入：clk为时钟引脚，rst是复位信号*（高位有效），imagesize是ROM中存储灰度图的像素个数。输出：error是错误信号，image是经过处理后的输出像素灰度，req是处理完成的信号，在req为高是，image输出有效。

用VHDL语言设计实现一个10 秒倒计时电路，要求使用8×8点阵显示计时结果。在QuartusII平台上设计程序和仿真题目要求。之后显示交通灯功能。

VHDL数字系统设计与测试课程的计数显示电路，附源代码、原理图、波形图，有状态转移图，最后附波形仿真，采用quartusII进行仿真。

以下几个功能： （1）能进行正常的时、分、秒计时功能； （2）分别由六个数码管显示时、分、秒的计时； （3）系统有时钟保持功能； （4）系统有时钟清零功能； （5）系统能够进行快速较分校时； （6） 时钟具有整点报时功能（时钟从59′53″开始报时，在59′53″、 59′55″和59′57″、时报时频率为500Hz，59′59″时报时频率为1KHz）。

IP核的license文件，里面含有大量IP的license，亲测可用

基于quartusII的五人表决电路设计实例，包含源代码，设计图，用verilog语言描述

最完整的altera实现DDS正弦波、方波、三角波发生器Verilog程序用QuartusII工程，本资源是全网最全面的，分为代码和文本二部分。并在友晶科技板子上验证过。

#首先安装Quartus II 12.0(默认是32/64-Bit一起安装)： #用Quartus_II_12.0_x64破解器.exe破解C:\altera\12.0\quartus\bin64下的sys_cpt.dll和quartus.exe文件（运行Quartus_II_12.0_x64破解器.exe后,直接点击“应用补丁”，如果出现“未找到该文件。搜索该文件吗？”，点击“是”，（如果直接把该破解器Copy到C:\altera\12.0\quartus\bin64下，就不会出现这个对话框，而是直接开始破解！）然后选中sys_cpt.dll，点击“打开”。安装默认的sys_cpt.dll路径是在C:\altera\12.0\quartus\bin64下）。 #把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 12.0的Tools菜单下选择License Setup，下面就有NIC ID)。 #在Quartus II 12.0的Tools菜单下选择License Setup，然后选择License file，最后点击OK。 #注意：license文件存放的路径名称不能包含汉字和空格，空格可以用下划线代替。 #备注：此软件在Windows XP和Windows 7的32/64位操作系统下都验证过了，没有问题！Windows Vista 32/64因为微软都放弃了，所以没有验证，理论上应该可以正常使用。 #仅限于学习,不要用于商业目的! 严禁贴到网上！！！ #此软件已经通过了诺顿测试，在其它某些杀毒软件下，也许被误认为是“病毒”，这是杀毒软件智能化程度不够的原因，所以暂时关闭之。