介绍了使用Quartus Ⅱ7.0开发FPGA/CPLD数字系统的开发流程和设计方法，通过实例讲解，介绍了数字电路设计的原理图编辑、文本编辑和混合编辑的方法，并对大型数字系统设计实例进行了解析。本书还介绍了宏功能模块及IP核的使用方法，DSP Builder与Quartus Ⅱ结合的使用方法。本书的讲解深入浅出，实例丰富，图文并茂，系统实用。 可作为从事数字系统设计的科研人员的参考书，也可作为高等学校电子类专业的EDA实用教材。
2021-09-09 15:42:49
2.75MB
1
CPLD下温度传感器DS18B20的verilog代码，用于检测温度，并以显示的方式输出到共阴极七段数码管上
2021-09-05 21:02:24
16KB
1
在固态配电控制的飞机中，固态功率控制器(SSPC)主要用来接收上位机的
控制命令，根据负载电流的大小，控制负载的接通或关断。当电路发生故障过载
时，SSPC按反延时特性“跳闸”，过载电流与延迟时间呈指数关系。断开时间可
以从几秒到几百微秒。当负载电路发生大电流短路时，SSPC可在几十微秒之内“跳
闸”;同时，通过状态线，向上位机反馈自身的工作状态
2021-09-02 16:27:11
4.67MB
1
Altera官方Parallel Flash Load代码，可用于任何厂家的CPLD/FPGA。
2021-09-01 19:05:08
8KB
前面学习了使用Vivado自带的DDR3示例工程进行DDR3读写测试，利用这个工程又按照应用层和接口层进行了拆分，相对于之前的示例工程来说，有一些难度，经过仿真调试后，也实现了读写测试。后面找到一块电路板，上面有一片FPGA芯片和2片DDR3，准备对DDR3进行全地址测试。
本文就对如何实现电路板上DDR3测试进行讲解，电路板资源可以根据自己手上的资源进行FPGA型号，DDR3型号进行调整，DDR3管脚信号等根据自己手上资源进行匹配。
在此感谢我的朋友们对我的指点和帮助。因作者水平有限，工程中和文档中难免会有疏漏之处，欢迎读者批评指正。
2021-08-29 17:03:01
35.16MB
1
最新的 ispLEVER Classic 2.0 ispLEVER Classic 2.1 能用
ispLEVER 7.0 7.1 也能用
不需要修改MAC地址
2021-08-26 12:04:11
761B
1