搜索【CPLD】的结果

2021-10-21 19:01:39 462KB

利用CPLD或FPGA器件读写DS18B20器件

Quartus 完整的工程，verilog HDL语言编写，引出8位数据总线、3位地址线和读写信号，单片机通过8位并行总线来操作DS18B20器件，DS18B20.V中有使用方法说明

2021-10-18 13:20:28 347KB FPGA/CPLD DS18B20 VerilogHDL

1

自动售货机程序.zip

使用verilog编写的自动售货机程序，功能丰富，注释详细，语言规范。有完整的vivado工程，可以打开直接使用。配套赛灵思官方开发板EG01。

2021-10-15 12:02:40 897KB fpga/cpld vivado XILINX 课程设计

1

时序分析官网资料20211003.rar

FPGA altera时序约束官方资料整理，齐全

2021-10-13 19:04:29 8.26MB fpga/cpld

1

玩转Xilinx Spartan 6 FPGA.7z

Xilinx Spartan 6学习入门资料

2021-10-13 18:03:19 107.22MB Xilinx Spartan6 fpga/cpld verilog

1

CPLD教程,CPLD教程,CPLD教程!

2021-10-09 14:49:12 9.45MB CPLD教程 CPLD教程 CPLD教程!

1

以方波作为载波的ASK系统模型-调制解调电路设计

以方波作为载波的2ASK系统模型本设计的系统模型：信号源 2ASK调制电路 2ASK解调电路外部时钟信号 NRZ 方波信号（作为载波） NRZ的位同步信号（作为判决时钟）解调信号

2021-09-28 14:03:54 360KB 通信原理 CPLD

1

TMS320C6416T DSK cpld

TMS320C6416T DSK cpld调试通过，下载有用！

2021-09-24 19:54:46 427KB TMS320C6416T DSK cpld

1

Altera PCIE中文pdf+油管视频字幕+PC端驱动

PCIE一套齐全，资料的整理花费了很长时间。相信我一定值得。有问题call我。

2021-09-21 13:46:51 65.7MB fpga/cpld pci-e

1

基于CPLD、STM32的CCD驱动、后续处理原理图

基于CPLD、STM32的CCD驱动、后续处理原理图；CPLD负责驱动CCD，STM32负责CCD输出信号的后续处理。

2021-09-20 17:13:59 934KB 基于CPLD、STM32的CCD驱动、后续处理原理图

1