搜索【testbench ve】的结果

可以自动生成Verilog的Testbench的Perl脚本

以后不需要再手写Testbech了，直接用这个就可以，输入你的verilog源码，直接就生成了可以测试的Testbench了。

2019-12-21 22:00:08 47KB Verilog Testbench Perl

1

工作总结hive优化

hive优化.pdf

2019-12-21 21:46:24 692KB hi优化ve

1

小波变换的源代码（VHDL）包含Testbench

小波变换的源代码（VHDL），包含Testbench

2019-12-21 21:31:40 420KB 小波变换，VHDL，Testbench

1

并行FIR滤波器的FPGA实现

并行FIR滤波器的FPGA实现,使用Verilog语言编写，有数据文件，以及testbench文件。

2019-12-21 21:18:20 123KB 并行FIR FPGA Verilog testbench

1

可视化Java GUI程序设计基于Eclipse VE开发环境源代码

可视化Java GUI程序设计——基于Eclipse VE开发环境随书源代码

2019-12-21 21:04:53 14.54MB eclipse ve 源代码

1

串口通信的Verilog代码及TestBench

这是个串口通信的Verilog代码，代码简单明了。在顶层收到PC一个字节然后再发给PC。适合初学者使用

2019-12-21 20:45:11 3.99MB 串口 Verilog TestBench

1

奇偶分频器设计源码及testbench

基于Verilog的奇偶分频器设计源码及对应的testbench，供大家一起学习。

2019-12-21 20:40:06 924B verilog fpga 分频器 数字电路

1

testbench全教程

2019-12-21 20:38:14 17.8MB testbench

1

基于FPGA的串口通信程序（Verilog带FIFO testbench）

基于FPGA的RS232串口通信程序，Verilog程序带FIFO，带testbench程序。

2019-12-21 20:31:40 8KB FPGA Verilog 串口通信

1

同步FIFO代码和testbench

此代码是同步FIFO的Verilog源代码，经上板测试是没有问题的，请大家放心使用

2019-12-21 20:00:09 1KB 同步FIFO

1