writing-your-first-riscv-simulator 《从零开始的RISC-V模拟器开发》配套的PPT和教学资料

RISC-V-Reader-Chinese-v2p1 RISC-V 中文手册

单片机CSM32RV20通过硬件SPI操作Si24R1,串口打印，中断等操作。

把近期研究 UVM phase 的一些个人的想法和实践过程通过发帖的方式写出来，主要是通过一个复杂一点的例子来慢慢讲解和展现，结合自己看代码的理解。 。

该文档是对Lattice新发布的超低功耗器件CrosslinkNx的一个软件入门分享，主要介绍了如何新建工程，如何使用逻辑分析仪进行在线调试，如何使用RISC-V软核，旨在通过分享对新手起到一个抛砖引玉的作用！

RISC设计参考，非常好。有用的可以下下来看看

学习MIPS最经典的教程，适合计算机体系结构方面的研究。

RT-thread移植指南-移植到RISC-V

为提高卷积神经网络（CNN）的计算效率和能效，以8bit定点数据作为输入，设计一个支持激活、批标准化以及池化等CNN网络中常见计算类型的卷积加速器，优化循环计算顺序并将其与数据复用技术相结合，以提高卷积计算的效率。基于软硬件协同设计思想，构建包含RISCⅤ处理器和卷积加速器的SoC系统，RISC-V处理器基于开源的指令集标准，可以根据具体的设计需求扩展指令功能。将该SoC系统部署在 Xilinx ZCU102开发板上ISC-V处理器和卷积加速器分别工作在100MHz和300MHz频率下，测试结果表明，该加速器的算力达到53.6GOP/s，运行VGG16网络进行图片推理计算时加速效果较好。

pulp core 核心之一，ri5cy 的spec。 ri5cy_user_manual