max plus ii是一款专为PLD打造的开发编程软件，提供FPGA/CPLD开发集成环境，是世界上最大可编程逻辑器软件。在Max+plus ii上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程,它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。max plus ii设计速度非常快。对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内内完成。特别是在原理图输入等方面，Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者使用。

这是vhdl语言编写的数字钟的实现，使用的是altera cyclone4的芯片，简单易懂

是altera官方提供的文档，对于FPGA的高速设计非常有帮助，每个外围引脚的设计要点都有介绍，供大家参考

Sobel_Filter_Altera_OpenCL_DE1-SoC

WS2812B的FPGA工程，ALTERA工程。

Create a new Quartus® II project Choose supported design entry methods Compile a design into a PLD Locate resulting compilation information Create design constraints (assignments & settings) Manage I/O assignments Program/configure a PLD

Altera的时序约束培训资料，对fpga中高级开发者进行EDA设计有帮助。

这是台湾友晶开发的nano迷你开发板，altera平台。主芯片为Cyclone IV系列的EP4CE22，该资料包含改板的全部代码及资料（含芯片资料），里面有verilog实现的重力传感器代码。小小的一块板子卖590，非常可贵。

在网上找的一篇关于DDR2引脚分配的文档，很不错，对想在ALTERA FPGA上使用DDR2但又没有谱的人来说有很大的帮助。另一方面，自己留来备份，是个好东西。

quartus安装破解的好伙伴