DDR2_控制器Altera_FPGA_管脚分配步骤

上传者: xiaojl1234 | 上传时间: 2021-11-25 11:32:17 | 文件大小: 793KB | 文件类型: -
在网上找的一篇关于DDR2引脚分配的文档,很不错,对想在ALTERA FPGA上使用DDR2但又没有谱的人来说有很大的帮助。另一方面,自己留来备份,是个好东西。

文件下载

评论信息

  • leonardo_z :
    谢谢分享。
    2018-05-18
  • csheng0704 :
    百度上有都,这个是骏龙科技的
    2017-08-28
  • headforever :
    骏龙科技的。感觉还可以。
    2017-04-09
  • gaofto :
    还行,可以参考一下
    2017-02-17
  • tianhuaih :
    不是很详细,是大体的过程,我遇到的是ck ckn差分管脚分配的问题,这里面没有讲到。
    2015-08-17

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明