Altera官方时序约束指南文档，也可在官方网站下载，文档编号AN433，里面讲了能够碰到的大部分源同步时序约束方法，很值得一看

黑金Altera开发板AX301Verilog实例教程1.pdf

Altera FPGA/CPLD设计，基础篇+高级篇，第2版，高清晰版

Quartus 20.x全部下载链接和xxx

tlk2501-fpga 从 code.google.com/p/tlk2501-fpga 自动导出 TLK2501 是德州仪器 (TI) 的专用收发器，用于许多传统系统。 它通过 8b/10b 对 16 位并行输入的每个字节进行编码，然后以 2-2.5 GHz 的频率序列化 20 位字。 今天，收发器通常托管在 FPGA 内部。 这个小项目提供了几个 VHDL 类，它们在 FPGA 架构中实现了 TLK2501 发送器和接收器接口，允许 FPGA 直接与 TLK2501 通信。 该接口用于 2011-2012 年大型强子对撞机 ATLAS 实验的触发器升级。 一切都使用 Quartus 11.1 和 Altera-Modelsim 中的 Altera Cyclone-IV FPGA 进行了测试。 请注意，由于 Altera 公司的许可限制，无法包含实际 Cyclone IV 收发器

勇敢的芯伴你玩转NIOS II pdf版本，有需要的拿去。

quartus13.1和IP核license

PacoBlaze 整个项目源代码，可以直接使用。PacoBlaze 是开源的PicoBlaze CPU IP。

Altera FPGA RapidIO(srio, 串行快速IO协议)IP核用户手册

解决电脑与fpga相连时，通用串口无法识别的问题，下载本驱动，更新驱动。