可以用来测试,希望对大家有用,iIC slave 里面的ip 核是使用Verilog 编写
2021-11-18 16:51:02 1.51MB Verilog I2C IP核
1
ARM处理器的IP软核,用于学习ARM处理器的理想资料。仅仅用于学习,不支持综合。
2021-11-16 13:43:10 754KB arm IP核
1
快速傅立叶变换(FFT)作为时域和频域转换的基本运算,是数字谱分析的必要前提。传统的FFT使用软件或DSP实现,高速处理时实时性较难满足。FPGA是直接由硬件实现的,其内部结构规则简单,通常可以容纳很多相同的运算单元,因此FPGA在作指定运算时,速度会远远高于通用的DSP芯片。FFT运算结构相对比较简单和固定,适于用FPGA进行硬件实现,并且能兼顾速度及灵活性。本文介绍了一种通用的可以在FPGA上实现32点FFT变换的方法。
2021-11-10 15:27:57 7.98MB fpga 傅里叶变换(
1
本文实现的USB IP核中,设计了总线适配器,在综合前针对WishBone总线或AMBA ASB总线通过宏定义进行设置,从而使USB IP核能够直接集成于WishBone或AMBA ASB总线的SoC系统中。
2021-11-09 19:31:12 257KB 接口IC
1
常用的存储器IP核(ROM,RAM,FIFO),分频器IP核,加减法IP核,基础的TestBench编写 pll pll_inst( .areset(rst), //低电平复位 .inclk0(clk_in), //输入始终频率 .c0(clk_out), //分频后输出的时钟 .locked(locked)); //areset和locked可以省略不用
2021-11-09 15:07:35 18KB FPGA Verilog IP核
1
h264 ip核, 经过fpga,asic验证。
2021-11-06 17:08:25 390KB h264 ip核
1
Lattice官方SDRAM核,经测试可用
2021-11-03 20:54:03 164KB SDRAM FPGA IP
1
quartus13.1和IP核license
2021-11-02 20:06:59 36KB quartus ip altera license
1
Altera FPGA RapidIO(srio, 串行快速IO协议)IP核用户手册
2021-11-01 17:09:01 1.9MB SRIO userguide
1
基于vhdl的UART的ip核,带16字节的fifo,好用!
2021-10-31 20:59:14 98KB UART IP
1