搜索【FPGA／CPLD】的结果

基于ZYNQ-7000系列私有定时器中断控制器设计

2021-03-28 16:06:05 8.27MB fpga fpga/cpld 嵌入式

1

61-64WV204816BLL.pdf

2021-03-27 20:20:06 628KB fpga/cpld sram

1

vga_pic.zip

通过ROM存储图片，然后使用VGA输出，显示器显示。显示分辨率为640*840，刷新率为60Hz

2021-03-21 20:07:47 3.91MB fpga/cpld verilog svga

1

Vitis-AI基础-V1.2.1-AXU5EV.pdf

vitis教程——适用于Alinx，感谢ALINX提供的学习资料

2021-03-18 13:13:04 2.23MB fpga/cpld fpga 开发工具 硬件

1

赛灵思 FPGA 的功耗优化设计.pdf

赛灵思 FPGA 的功耗优化设计

2021-03-18 11:10:14 1.15MB 硬件 verilog fpga/cpld 数字信号处理

1

10_Uart_intr_led.rar

基于ZYNQ-7000系列的串口中断控制器设计

2021-03-17 18:08:01 6.87MB fpga fpga/cpld 控制器

1

visio 波形工具.rar

基于visio的常用FPGA工具箱，主要用于绘制FPGA波形，包括时序图、状态机等常用的绘制。同时包含了常用的逻辑组件，如反相器、寄存器等常用的IC。电子工程师写论文画图必备模板啊。

2021-03-14 22:05:23 139KB fpga/cpld mcu 嵌入式 驱动程序

1

可编程逻辑器件原理与应用复习资料.pdf

USTC FPGA复习总结

2021-03-07 16:01:41 1.39MB fpga/cpld

1

traf_light.zip

使用Quartcs II 环境编用Verilog HDL写的交通灯程序

2021-03-07 13:43:49 fpga/cpld verilog

1

异步FIFO的VHDL实现

--rtl 这是源代码 --sim 这是modelsim仿真目录已经验证，可以实现异步FIFO 两级寄存器实现读写指针的同步，地址采用格雷码形式防止亚稳态。异步FIFO的源码，个人觉得不易理解，故上传本人最近写的源码，与大家一起分享

2021-03-05 18:06:17 56KB FPGA CPLD VHDL

1