目 录 前言 …………………………………………………………………………… 1 第一章 设计要求 …………………………………………………………… 2 1.1 设计课题及要求 …………………………………………………… 2 第二章 系统组成及工作原理 ……………………………………………… 3 2.1 系统组成框图 ……………………………………………………… 3 2.2 工作原理分析 ……………………………………………………… 3 第三章 电路方案设计 ……………………………………………………… 5 3.1 电路图设计 ………………………………………………………… 5 3.2 方案比较 …………………………………………………………… 5 第四章 单元电路设计与计算 ……………………………………………… 8 4.1 555时钟脉冲产生电路 …………………………………………… 8 4.2 四种码产生电路 …………………………………………………… 9 4.3 彩灯开关电路 ……………………………………………………… 11 4.4 花样输出电路 ……………………………………………………… 13 4.5 各芯片管脚图………………………………………………………… 14 第五章 实验、调试及测试结果分析 ……………………………………… 16 5.1 结果的调试及分析………………………………………………… 16 结论…………………………………………………………………………… 17 参考文献 …………………………………………………………………… 18 附录1 花样彩灯控制器的原理总图 ……………………………………… 19 附录2 元器件清单 ………………………………………………………… 20
2021-06-14 17:24:56 1006KB 时钟脉冲 分频
1
基于555定时器和74LS161计数分频的同相10KHZ、30KHZ、50KHZ信号设计,原理参见https://blog.csdn.net/awangtianrui/article/details/117878238
2021-06-13 18:02:04 406KB 仿真 Multsiim 74LS161 555
1
分频器源代码,FPGA基础的东西,经过整理的东西,值得下载的喔!
2021-06-11 10:46:00 39KB 分频器 VHDL 源代码
1
基于FPGA的小数分频器的实现
2021-06-10 21:51:20 265KB 小数分频器
1
数字时钟课程设计,用到振荡器;分频器;计数器;译码器;显示管等仪器,要的来下。
1
本资源详细描述了任意数分频电路的实现电路,非常经典
2021-05-29 17:43:12 88KB 分频
1
利用计数方法实现16分频的verilog详细代码
2021-05-27 11:07:09 725B 计数方法 16 分频 verilog代码
1
分频系数1000分频器vhdl
2021-05-25 09:01:39 157KB vhdl 分频器
1
div_50.vhd 数电实验50分频实验
2021-05-25 09:01:38 560B vhdl
1
分配器
2021-05-14 19:04:18 479B 北邮 分频器
1