本文使用Verilog语言实现SM4加密协处理器：
使用Verilog完成XTEA/AES/SM4/MD5/SHA-1基本模块；
定义所需寄存器，添加APB总线接口，完成兼容APB总线的SM4协处理器设计；
2024-03-11 11:32:31
37KB
1
双调排序算法Verilog代码，包括仿真结果，适用于FPGA设计中对数值的排序，排序耗费硬件复杂度和时间复杂度随着排序序列中数值个数的上升而上升
2024-01-12 16:13:17
360KB
1
异步FIFO设计原理与设计方法以及重要问题汇总（包含verilog代码-Testbench-仿真结果）
2023-09-07 08:52:39
27KB
1
166MHz的SDRAM控制器，经过仿真和综合验证。该IP核是一种用于嵌入式系统的可定制化控制器，设计用于管理同步DRAM（SDRAM）芯片。具有灵活性，可实现高速数据传输，并且适用于不同类型的SDRAM。
2023-04-26 14:46:16
85.99MB
1
这是基于Altera 公司DE2开发板的所写的VGA显示代码，可以设置显示区域，和颜色，代码简单，移动，采用verilog语言
2023-04-22 22:39:44
2KB
1
吐血推荐学verilog的好代码示例，偏信号视频处理等领域
verilog , 视频处理
scaler_proc.rar
32.87 KB, 下载次数: 58 , 下载积分: 资产 -2 信元, 下载支出 2 信元
vbi_proc.rar
8.85 KB, 下载次数: 33 , 下载积分: 资产 -2 信元, 下载支出 2 信元
vds.rar
23.12 KB, 下载次数: 40 , 下载积分: 资产 -2 信元, 下载支出 2 信元
vds_proc.zip
26.13 KB, 下载次数: 42 , 下载积分: 资产 -2 信元, 下载支出 2 信元
yuv2rgb.rar
2.07 KB, 下载次数: 32 , 下载积分: 资产 -2 信元, 下载支出 2 信元
2023-04-08 21:53:44
93KB
1
Xilinx 8B/10B Xilinx and its licensors make and you receive no warranties or conditions, express, implied, statutory or otherwise, and Xilinx specifically disclaims any implied warranties of merchantability
2023-03-31 13:29:10
7KB
1