梅哥出品，比属精品。小梅哥，最新推出的教程，对于FPGA初学者很是友好！对入门者也受益匪浅！

本书主要讲解了fpga设计、方法和实现。这本书略去了不太必要的理论、推测未来的技术、过时工艺的细节，用简明、扼要的方式描述fpga中的关键技术。主要内容包括：设计速度高、体积小、功耗低的体系结构方法，时钟区域，实现数学函数，浮点单元，复位电路，仿真，综合优化，布图，静态时序分析等。. 　　本书把多年推广到诸多公司和工程师团队的经验以及由白皮书和应用要点汇集的许多知识进行浓缩，可以帮助读者成为高级的fpga设计者。.. 　　本书以fpga设计为主题，覆盖了实践过程中最可能遇到的深层次问题，并提供了经验指导。在某些方面，本书能够取代有限的工业经历，免去读者学习的困难。这种先进的，实用的方法，成为此书的特色。 　　这本书把多年推广到诸多公司和工程师团队的经验以及由专门的白皮书和应用要点汇集的许多知识进行浓缩，可以用来完善工程师的知识，帮助他们成为高级的fpga设计者。...

学习GPS很好的材料~~FPGA!!!2009-叶家伟-西南交通大学-GPS接收机捕获跟踪算法研究及FPGA设计

FPGA的设计与高速接口技术可以帮助你满足今天的市场要求，但也提出了一些有趣的设计挑战。为了确保存储器接口的数据传输准确，在超过200兆赫兹以上，进行时序分析将发挥更突出的作用，以识别和解决系统运行的问题。

无线通信FPGA设计 田耕等人著 包含常见无线通信FPGA信源信道编码解码原理及源代码

华为FPGA设计流程指南：华为FPGA设计流程指南

现在小孩子玩的最多的玩具就是手机了，不禁感慨，我们小时候都是咋过来的，有个游戏机，可以玩个贪吃蛇、俄罗斯方块就不错了。可以自己设计个贪吃蛇游戏玩玩，重温童年的经典，也让现在小孩子知道，珍惜当下美好的生活。 功能实现说明: 此游戏较为简单，没有设置多余障碍物，只设置了四周的墙壁，贪食蛇所吃的苹果随机刷新，当蛇装上墙壁或者自己的身体，游戏结束。 此游戏使用五个按键，利用Basys3上的按钮，四个方向键，一个重新开始游戏按钮，一个操作开关。使用7位数码管进行计分，每吃到一个苹果分数+1。使用VGA显示游戏界面。 DIY动手指南: Step1:材料准备 硬件: Basys3开发板 VGA连接线及VGA显示器一台 软件平台:Vivado2016.4 Step2:系统框架 系统主要由6部分组成，分别是按键输入模块、控制模块、数据路径模块、随机生成 模块、VGA显示模块和数码管显示模块。 Step3:程序设计 上图是本程序的RTL级视图。 下面我们对于各个模块进行分析。 1.键盘扫描 我们一共设置了五个按键，分别执行up,down,left,right,restart这五个功能。 以up_key_press为例，介绍消抖的算法。 在每个时钟高电平时并行执行以下两条语句 up_key_press<=0; up_key_last<=0; 当有按键按下时，每100ms（cnt=5_0000） last=up，last输出比up滞后一个周期，若up_key_last==0&&up==1，则说明按键按下，press输出置1。 2.控制模块 当打开开始开关并按下任意一个方向键时，游戏开始，当游戏结束时闪烁5下，重新开始游戏。 3.数据路径模块 cube_x，cube_y表示一整条蛇身体各节的格坐标。is_exist有16位，即蛇体最长为16*1格，每一位对应一个格，1为该格显示，0则不显示（图中虚框）。每吃下一个苹果蛇长度增加1，相应exist位置变为1。 蛇每次移动，对应的cube[x] = cube[x+1]，即后一位的身子会移动到前一位的位置，蛇头根据按下的按钮来判断是撞到了墙，还是撞到了身子，还是移动到了下一个位置。 当蛇头和苹果重合时，生成一个增加身长的信号，并在计数器上+1。 4.随机生成模块 采用伪随机数的产生方法，比较笨拙。 每个时钟周期random_num都在变，而我们吃下苹果的时刻却因走法、按键的时间等有所不同，所以不同时刻吃下苹果后下一个苹果出现的地方近似随机~ 5.VGA显示模块 使用640*480分辨率，需要分频为25MHz的时钟信号。 6.数码管显示模块 当有增长身长信号产生时，分数也对应增加，数码管动态扫描显示分数。 Step4:演示

PacoBlaze 整个项目源代码，可以直接使用。PacoBlaze 是开源的PicoBlaze CPU IP。

FPGA设计及应用(第二版)，FPGA设计设计开发

基于FPGA的SHA-256密码处理器 抽象的 现场可编程门阵列（FPGA）在密码学中具有很大的优势。 我们使用Xilinx Spartan III XSA-S FPGA器件实现了加密处理器。 加密处理器设计能够在计算该处理器所需算法的过程中保持硬件的连击速度。 我们开发的加密处理器比英特尔的双核处理器快约20倍。 该加密处理器可以用作数据身份验证器和许多其他软件相关的安全应用程序。 关键字：1_Block：512位，填充：包含原始数据后的额外数据，解析：将数据划分为1_Block 介绍 FPGA的使用在加密处理器的性能方面具有至关重要的优势。 与专用集成电路（ASIC）相比，FPGA在密码学的使用方面提供了更大的灵活性，其中包括以下原因： FPGA可以在现场进行重新配置，因此与ASIC相比，它的工作轻松得多。 2）发布后，如果供应商提供了新的更新，则使用者可以更新其设备，以满足最新要求