用Vivado IPI搭建的Zynq-7000 PS到PL通信过程，使用了AXI-HP接口，利用AXI-DMA IP实现直接读写DDR的过程，软件可以配置传输尺寸，并实现Cache一致性协议。
2021-06-17 14:57:44
32.44MB
1
AXI总线中文详解讲解学习文档详细介绍了AXI协议，在某些关键部分做了标注。文档中大部分为英文手册的翻译，仅供学习交流使用，如有侵权请联系删除。
2021-06-16 19:18:29
1.92MB
1
Zynq中使用AXI_DMA，使用SG模式。DMA向FIFO1中写入数据，PL从FIFO1中读出数据；PL向FIFO2中写入数据，当写入完成后。开发环境：Vivado 2018.3 开发板：黑金AX7010。
2021-06-11 09:28:50
126.13MB
1
xilinx FPGA的ip核的寄存器级别驱动编写，可以正常使用，具体可参考文章博客：xilinx 的ip AXI Quad SPI 使用寄存器传输数据及协议介绍，亲测有效
2021-06-09 12:03:13
5KB
1
AXI总线仲裁器的设计与实现，石蓉，黄秋元，SoC市场规模的日益扩大，在信息技术和电子产品领域的地位越来越重要。SoC设计广泛采用共享总线式的片上通信，仲裁器是共享总线的关
2021-06-04 20:46:55
184KB
1
一个简单的handshake接口转axi lite接口读写BRAM的例子，通过一个带handshake接口的模块，将其转换成axi lite接口模块，并对BRAM进行读写测试。
2021-06-02 13:41:35
23.8MB
1
AXI协议官方文档，包含3.0和4.0的内容，同时包含ACE 5.0协议
2021-05-21 08:34:35
1.55MB
1
博客配套原码工程
https://blog.csdn.net/botao_li/article/details/86242850
2021-05-19 12:58:08
46.73MB
1