据课程设计的要求,对信号发生部分可采用多种方案:如模拟电路实现方案,数字电路实现方案,模数结合实现方案等。鉴于波形信号的产生和模拟联系紧密,我们用模拟电路实现方案以实现信号产生电路的所有功能。
1
本设计综合应用D/A转换器、定时器/计数器电路,中断技术:通过PC机定时,产生:锯齿波、三角波、正弦波等模拟信号输出,信号频率可通过PC机键盘调节。
2021-06-11 17:52:52 79KB 信号发生器 设计报告 课程设计
1
以软件无线电思想为核心,基于PLD(可编程逻辑器件)的通用调制信号发生器的设计,进一步给出了实现中频USB侧音测距信号的硬件设计及软件的设计思想,仿真结果及片上硬件数据采集结果证明了输出信号的正确性,同时实现了灵活的参数可控性能。
2021-06-09 16:03:20 215KB SoPC
1
全部用Verilog表述,在QuartusII上完成简易正弦信号发生器设计,包括建立工程,生成正弦信号波形数据,ModelSim仿真。下载至FPGA中,通过SignalTapLogicAnalyzer观察波形。
2021-06-07 18:39:10 1.05MB EDA FPGA 正弦信号发生 quartu
1
软测量基于Labview的虚拟信号发生器课程设计实验代码与报告
2021-06-06 18:46:14 728KB Labview 虚拟信号发生器
1
基于fpga和sopc的简易信号发生器(DDS)设计,有详细的设计步骤。资源分只是为了方便向其他人学习,如果有谁非常需要,可以Email:79921805@163.com ,可以赠送。
2021-06-06 16:52:39 5.82MB FPGA NIOS SOPC
1
针对专用DDS芯片存在功能单一等缺点,本文提出基于MATLAB和FPGA的DDS发生器的设计方案。该方案利用MATLAB强大的计算能力对信号波形相位点对应的幅值进行预先计算,调用Usart接收模块功能将MATLAB接收的数据固化到FPGA的RAM中,再通过相位在波表中查找幅值,可通过虚拟仪器ADALM2000查看输出的任意周期波形。
2021-06-05 19:03:06 1.01MB matlab fpga 发生器 设计
简易信号发生器:时钟分频→采样点控制→以k模式查表→译码→显示 本设计思路简单,先将系统默认时钟分频为1Hz,然后进行采样点控制,接着进行k模式查表,根据不同的k值来进行不同的译码,显示出相应的数值。 数字钟:时钟分频→秒计数→分计数→时计数→译码显示 本设计思路简单,先将系统默认时钟分频为1Hz,然后秒计时单位进行计时,接至分计时时计时单位,并通过译码器进行译码,最后用数码管显示出数据。
2021-05-25 20:57:30 859KB VHDL 数字钟 信号发生器
1
基于AT89C51单片机信号发生器设计利用单片机AT89C51采用程序设计方法产生正弦波、三角波、方波等波形,通过D/A转换器DAC0832(DAC0832是8分辨率的D/A转换集成芯片、与微处理器完全兼容)将数字信号转换成模拟信号,滤波放大,最终由示波器显示出来,能产生1Hz—1kHz的波形。通过基于AT89C51单片机信号发生器的键盘来控制三种波形的类型选择、拨码开关控制频率的变化,并通过液晶屏LCD1602(工业字符型液晶,能够同时显示16x02即32个字符)显示其各自的类型以及数值,基于AT89C51单片机信号发生器大致包括信号发生部分、数/模转换部分以及液晶LCD1602显示部分三部分。
2021-05-22 16:37:27 1.6MB 综合文档
1
简易函数信号发生器的设计制作主要讲述的是如何产生一个正弦信号,正整形为方波和三角波
2021-05-22 13:34:54 412KB 信号发生器
1