proteus中CPU的设计，比较具体，希望有所帮助

vhdl多级流水CPU设计.rarvhdl多级流水CPU设计.rar

完成的工作主要包括：指令系统的设计，FPGA-CPU的整体结构设计及其细化，逻辑设计的具体实现（VHDL语言程序的编写），软件模拟，以及硬件调试。

硬件技术基础课程设计 硬布线CPU设计 包含Quartus布线、代码+实验报告 实验报告目录 摘 要 3 Abstract 3 一、设计目标 3 二、具体设计 3 2.1指令设计 3 2.2指令处理步骤设计 4 2.3总体通路设计 6 2.3控制信号设计 7 2.4指令流程图 7 2.4.1 ADD指令 8 2.4.2 LW指令 9 2.4.3 SW指令 10 2.4.4 J指令 11 2.4.5 MOV指令 12 2.4.6 B指令 13 三、实验器材 13 四、具体模块实现 13 4.1 控制器实现 14 4.2 存储器实现 17 4.3 寄存器堆实现 18 4.4 ALU运算器实现 20 4.5 符号扩展的实现 21 4.6 PC+1实现 21 4.7 LED显示译码器实现 22 五、 实验数据 23 5.1 PC端（左）仿真数据 23 5.2 控制器仿真数据 23 5.3 寄存器堆两输出口仿真数据 24 六、 难点及解决方案 24 6.1 问题抛出 24 6.2 分析与解决 25 6.3 其他解决方法 27 七、 实验结果 27 八、 结论和体会 28 九、 参考文献 29

计算机组成原理 16位实验CPU设计实例

计算机组成与结构实验，附有实验过程和实验结果

计算机原理课程设计实习报告——CPU设计，模拟CPU的运行 本次模拟的CPU由指令寄存器IR、数据寄存器、PC寄存器、程序状态寄存器SR、16个通用寄存器组成。指令寄存器地址总线和数据总线宽度为16位，数据总线的地址宽度为16位，数据总线的宽度为8位。指令寄存器IR、PC寄存器宽度为16位，16个通用寄存器组R0-R15, 对应的宽度为8位，对应的地址为0—15。通用寄存器、程序状态寄存器和数据存储器统一编址，通用寄存器既可以用寄存器号访问，也可以用地址空间的地址访问。

CPU设计与实践实验报告 70多页，熬了一个通宵写的

提供详细的FPGA开发流程、基于MIPS的CPU设计流程、设计源代码！

计算机组成原理实验报告 简单CPU的VerilogHDL设计 一、设计目的 1.掌握微程序控制器的基本原理。 2.使用Verilog HDL 在Max Plus2上实现CPU模型的仿真。 二、设计目标 1.设计可以实现基本的指令运算指令、数据传输指令、输入输出指令、转移指令。 2.实现乘法。（借鉴网上资料） 三、CPU结构 1.CPU结构图（见图1） 图1 CPU结构图 2.CPU构成部件说明 1)总线 约定XXX_B为1时，XXX部件输出到总线上，否则为高阻态。 LDYYY为1时，当T2上升沿到来时，将总线上的数据输入到YYY部件。