计算机组成原理实验报告 简单CPU的VerilogHDL设计 一、设计目的 1.掌握微程序控制器的基本原理。 2.使用Verilog HDL 在Max Plus2上实现CPU模型的仿真。 二、设计目标 1.设计可以实现基本的指令运算指令、数据传输指令、输入输出指令、转移指令。 2.实现乘法。（借鉴网上资料） 三、CPU结构 1.CPU结构图（见图1） 图1 CPU结构图 2.CPU构成部件说明 1)总线 约定XXX_B为1时，XXX部件输出到总线上，否则为高阻态。 LDYYY为1时，当T2上升沿到来时，将总线上的数据输入到YYY部件。