目 录 I 第1章 光纤通信系统实验平台概述 1 1.1功能模块组成 1 1.2 模块介绍及测试点说明手册 3 1.3 光功率计和误码仪的使用说明 10 1.4 实验系统注意事项 12 第2章 光器件认知实验(选做) 13 实验一 光纤与光缆 13 实验二 光纤损耗特性测量 20 实验三 光纤活动连接器 23 实验四 光耦合器件 27 实验五 光隔离器和光环行器 34 实验六 光衰减器 37 实验七 光开关 40 实验八 激光器与光检测器 43 第3章 光发射机与光接收机实验 48 实验九 光发射机的组成 48 实验十 自动温度控制原理 51 实验十一 自动光功率控制电路 52 实验十二 无光告警和寿命告警电路 54 实验十三 光源的P-I特性测试 57 实验十四 光发射机消光比测试 60 实验十五 光发射机平均光功率的测试 63 实验十六 光接收机的组成 65 实验十七 接收机灵敏度的测量 67 实验十八 光接收机的动态范围及眼图观测 70 实验十九 光纤中继距离估测实验 73 第4章 模拟信号光纤传输系统实验 74 实验二十 模拟信号光纤传输系统 74 实验二十一 电话语音光纤传输系统 76 实验二十二 图像光纤传输系统 80 第5章 数字信号光纤传输系统实验 82 实验二十三 PN序列光纤传输系统 82 实验二十四 CMI编译码原理及CMI码光纤传输系统 85 实验二十五 扰码和解扰码原理及扰码光纤传输系统 88 实验二十六 PCM编译码原理及数字电话光纤传输系统 90 第6章 光纤综合传输系统实验 97 实验二十七 波分复用光纤传输系统（WDM） 97 实验二十八 HDB3编译码原理及实现 101 实验二十九 位时钟提取（数字锁相环DPLL）实验 104 实验三十 固定速率时分复用原理及实现 109 实验三十一 解固定速率时分复用原理及实现 114 实验三十二 变速率时分复用原理及实现 118 实验三十三 解变速率时分复用原理及实现 123 实验三十四 综合实验一：4路数据＋两路电话光纤综合传输系统实验 128 实验三十五 综合实验二：4路数据＋3台计算机＋1路图像/语音全双工光纤综合传输系统实验 132 实验三十六 综合实验三：2台实验箱6台计算机＋2路图像/语音全双工光纤综合传输系统 135 第7章 二次开发实验 137 实验三十七 PN序列程序设计 137 实验三十八 CMI编解码程序设计 139 实验三十九 5B6B码程序设计 141 实验四十 4B1P和4B1C程序设计 146 实验四十一 HDB3编解码程序设计 150 实验四十二 扰码、解扰码程序设计 153 实验四十三 数字锁相环（DPLL）程序设计 155 实验四十四 固定速率时分复用程序设计 157 实验四十五 解变速率时分复用程序设计 160 附录一 FPGA管脚分布图 162 附录二 Quartus 4.0 基本操作 164 附录三 Quartus 4.0 使用技巧及程序设计中的关键问题 178 附录四 串口调试助手使用说明 190 附录五 USB口驱动程序安装说明 191

最简洁的单片机串口通信程序，芯片STC15系列 一个同学写的，希望不算盗用版权

正点原子Mini开发板 CAN总线通信实验移植CAN总线通信实验的代码。 正点原子Mini开发板 CAN总线通信实验移植。 正点原子Mini开发板 CAN总线通信实验的代码。这段代码是从战舰开发板的程序中移植过来的。硬件上需要另购一个CAN收发器TJA1054或VP230的模块。RXD与TXD对接在Mini板上即可。 正点原子 CAN

STM32F407IGT6单片机USART串口通信实验例程9个合集KEIL工程源码+文档说明: YSF4_HAL-008. USART1-同步异步串行通信.rar YSF4_HAL-009. USART2-同步异步串行通信.rar YSF4_HAL-010. USART6-同步异步串行通信.rar YSF4_HAL-011. UART4-异步串行通信.rar YSF4_HAL-012. UART5-异步串行通信(RS232).rar YSF4_HAL-013. USART3-RS485双机通信.rar YSF4_HAL-014. RS485接发测试.rar YSF4_HAL-015. USART-调试串口.rar YSF4_HAL-016. USART-指令控制.rar

程序有完整的启动代码和应用程序，保证能运行成功

UART串口通信_FPGA和上位机通信实验FPGA设计Verilog逻辑源码Quartus11.0工程文件. 功能描述:串口通信__FPGA和上位机通信(波特率：9600bps,10个bit是1位起始位，8个数据位，1个结束) ** 操作过程:按动key2，FPGA向PC发送“da xi gua"一次,KEY1是复位按键。 ** 字符串（串口调试工具设成字符格式接受和发送方式）,FPGA接受（0到9）后显示在7段数码管上。 module uart(clk,rst,rxd,txd,en,seg_data,key_input); input clk,rst; input rxd; //串行数据接收端 input key_input; //按键输入 output[7:0] en; output[7:0] seg_data; reg[7:0] seg_data; output txd; //串行数据发送端 ////////////////////inner reg//////////////////// reg[15:0] div_reg; //分频计数器，分频值由波特率决定。分频后得到频率8倍波特率的时钟 reg[2:0] div8_tras_reg; //该寄存器的计数值对应发送时当前位于的时隙数 reg[2:0] div8_rec_reg; //该寄存器的计数值对应接收时当前位于的时隙数 reg[3:0] state_tras; //发送状态寄存器 reg[3:0] state_rec; //接受状态寄存器 reg clkbaud_tras; //以波特率为频率的发送使能信号 reg clkbaud_rec; //以波特率为频率的接受使能信号 reg clkbaud8x; //以8倍波特率为频率的时钟，它的作用是将发送或接受一个bit的时钟周期分为8个时隙 reg recstart; //开始发送标志 reg recstart_tmp; reg trasstart; //开始接受标志 reg rxd_reg1; //接收寄存器1 reg rxd_reg2; //接收寄存器2，因为接收数据为异步信号，故用两级缓存 reg txd_reg; //发送寄存器 reg[7:0] rxd_buf; //接受数据缓存 reg[7:0] txd_buf; //发送数据缓存 reg[2:0] send_state; //这是发送状态寄存器 reg[19:0] cnt_delay; //延时去抖计数器 reg start_delaycnt; //开始延时计数标志 reg key_entry1,key_entry2; //确定有键按下标志 //////////////////////////////////////////////// parameter div_par=16'h145; //分频参数，其值由对应的波特率计算而得，按此参数分频的时钟频率是波倍特率的8 //倍，此处值对应9600的波特率，即分频出的时钟频率是9600*8 (CLK 50M) //////////////////////////////////////////////// assign txd=txd_reg; //assign lowbit=0; assign en=0; //7段数码管使能信号赋值 always@(posedge clk ) begin if(!rst) begin cnt_delay<=0; start_delaycnt<=0; end else if(start_delaycnt) begin if(cnt_delay!=20'd800000) begin cnt_delay<=cnt_delay+1'b1; end else begin cnt_delay<=0;

stm32f103zet6系统板上配置can为回环模式，实现了can收发功能，测试没问题。因为是在芯片内部进行的通信，所以不需要外接任何设备，该系列芯片均可使用。

光纤通信实验报告、实验图片

华为HCNA-UC统一通信实验手册和实验指导

这是三层交换机跨Vlan通信实验的Cisco Packet Tracer文件。实验包括有两个vlan，两个二层交换机，一个三层交换机。