用verilog编写的简单流水线CPU，指令集根据DLX指令集修改而来。只支持定点操作。结构大致为经典的MIPS五段流水线。不包含冲突检测及处理。
2021-12-29 20:04:22
67KB
1
根据实时信号处理的需求，提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案，采用4个蝶形单元并行处理，在Xilinx公司的Virtex7系列的FPGA上完成设计。处理器将基2算法与基4算法相结合，蝶形运算时把乘法器IP核的旋转因子输入端固定为常数，而中间结果用FIFO缓存。采用硬件描述语言verilog完成设计，并进行综合、布局布线，测试结果与MATLAB仿真结果相吻合。
2021-12-29 13:36:00
1.28MB
1
jQuery流水线循环滚动是一款产品不断滚动的图片切换特效，鼠标移到图片停止移动，移开则又自动滚动。本作品由【站长素材】收集整理，转载请注明出处！
2021-12-29 12:31:30
295KB
1
学弟们学长爱你们但是学长只能帮你们到这了自己走好~ 毕鹏飞学长 课程名称 计算机系统结构 实验名称 WINDLX模拟实验一二 班 级 2010211309 姓 名 毕鹏飞学长 班内序号 日 期 2012年3月18日 目录 TOC \o "1-2" \h \z \u 实验一 WINDLX模拟器安装及使用 3 简要介绍WINDLX模拟器结构和功能 3 Register 窗口 4 Code 窗口 4 P
2021-12-27 22:27:48
603KB
Verilog流水线CPU配套源码（v文件），详细代码注释以及流程分析信息请移步至本人博客“Verilog流水线CPU设计（超详细）”
已经于2019.12.17更新
2021-12-25 19:02:47
31KB