verilog编写的流水线CPU

上传者: liujia04 | 上传时间: 2021-12-29 20:04:22 | 文件大小: 67KB | 文件类型: -
用verilog编写的简单流水线CPU,指令集根据DLX指令集修改而来。只支持定点操作。结构大致为经典的MIPS五段流水线。不包含冲突检测及处理。

文件下载

评论信息

  • wantdm :
    代码全,很不错。
    2012-12-14
  • xxbidiao :
    可以使用,对正在学习这门课程的我来说很适合~
    2012-07-12
  • badlylovehq :
    用modelsim跑了下,编译都很顺利,设计思路清晰挺适合我这种小白学习的,谢谢~~~
    2011-12-29
  • zinc8236 :
    可编译通过,看了之后对CPU设计有初步了解 适合初学者。
    2011-12-21
  • zhuchy123 :
    很不错,可以编译通过,适合初学者,推荐大家下载
    2011-12-19

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明