学校课设题目，采用quartus II与NIOS软件，硬件语言采用Verilog。材料有课设报告，整个工程，可以软件上直接运行。
实现功能：1.显示部分：数码管显示，lcd显示，VGA大屏显示.2.数字电子时钟：时钟功能，倒计时功能，闹钟功能，时间精确1S。
验证平台：DE2-115.
2021-05-26 23:32:22
50.29MB
1
本文介绍了一种基于SoPC的数字示波器设计，实际测试结果表明，系统完成了数字示波器的基本功能，各部分工作正常，各项指标达到设计要求。在设计过程中采用了FPGA芯片、嵌入式NiosⅡ处理器以及Verilog HDL语言，简化了电路的设计，提高了灵活性，缩短了设计周期。
2021-05-26 21:59:55
185KB
1
基于SOPC多波形信号发生器[摘 要 设计了一种基于SOPC的多波形信号发生器，系统由核心主板和显示及输入模块组成，核心主板为一片Altera公司的CycloneII系列的FPGA和高速DAC组成片上系统开发平台，FPGA中配置NiosII软核CPU、信号发生模块和相关的接口控制逻辑电路，显示和输入部分为分辨率为240*32]
2021-05-25 21:03:25
424KB
1
基于FPGA的电子系统设计技术是21世纪电子应用工程师必备的技能之一，而基于FPGA的SOPC设计技术是当前电子系统设计领域最前沿的技术之一。SOPC设计具体包括以32位NiosII为核心的嵌入式系统的硬件配置、硬件设计、硬件仿真、软件设计以及软件调试等。本资料是基于FPGA的SOPC嵌入式系统设计与典型实例光盘文件设计实例5,6,7
2021-05-25 18:45:58
37.85MB
1
数字电压表
在Nios II CPU中添加通用I/O模块作为A/D和D/A的输入输出引脚。
在Nios II IDE下编写程序模拟A/D和D/A的时序，发送和接受信号
测量分辨率 0.02V。
2021-05-25 17:59:44
13.71MB
1
基于SOPC技术实现数字闹钟，本实验指导书演示了NiosII系统的硬件设计，软件设计，能实现一个电子钟功能。
本实验在前面实验的基础上，同学已经能熟练的使用QuartusII软件和模块化输入方法。
本实验主要包括SOPC Builder，NiosII IDE，QuartusII的使用，主要目的在于指导同学学习如何定制一个NiosII硬件系统和如何在此基础上编写软件程序。
2021-05-25 17:54:51
351KB
1
基于Nios II的嵌入式SoPC系统设计与Verilog开发实例书本-源代码
2021-05-14 10:22:37
3.98MB
1