---基于verilog语言的DES时序加密算法及UART串口通信,其中包含源代码、仿真文件,加密正确性及串口传输正确性已通过验证----
2021-07-23 16:46:05 18.48MB verilog DES 串口通信
1
用Verilog语言设计的多周期CPU,资源里包含了源代码及多周期CPU结构图,与大家分享下。 用Verilog语言设计的多周期CPU,资源里包含了源代码及多周期CPU结构图,与大家分享下。
2021-07-18 02:14:19 10.85MB CPU MIPS Verilog 多周期
1
Verilog超详细教程ppt挡 Verilog超详细教程 Verilog超详细教程 Verilog超详细教程
2021-07-16 10:29:27 1.48MB Verilog
1
通过几个典型的示例,分析总结了HDL语言的一些基础知识。分析了一些HDL语言的基本语法、相关机构、编程规范等一些初学者必接触的基本入门知识
2021-07-11 17:10:49 99KB FPGA Verilog
1
用verilog的for循环实现了0-99999之间数据的BCD译码,方便FPGA中AD采集和串口通讯间等数据传输,一个时钟大概就可以实现一次译码。已经在8路16位的AD采集的FPGA程序中测试运行,可以实现采集数据后,发送到上位机通过ascl码显示8路数据。可以当成模块直接在自己的程序中调用译码即可
2021-07-08 13:33:44 2KB FPGA BCD译码 数据上传 Verilog
1
老师要求学习写的论文
2021-07-06 14:02:21 320KB 自制简单学生作业
1
寻迹避障小车源代码 基于Verilog语言(Basys2板)实现的蓝牙通信 红外寻迹与避障的智能控制小车 基于Verilog语言(Basys2板)实现的蓝牙通信 红外寻迹与避障的智能控制小车
2021-07-04 11:02:25 2MB 寻迹避障小车
用Verilog语言设计的多周期CPU,资源里包含了源代码及多周期CPU结构图,与大家分享下。
2021-07-02 19:58:39 10.86MB CPU MIPS Verilog 多周期
1
verilog语言程序,用开关或按键进行定时设置,超过60s为无效设定; 倒计时计数状态用2位数码管显示; 计时结束时用1只彩灯作为提示。
2021-06-26 22:46:09 115KB 开关定时,倒计时
1
课程设计,用VERLOG语言编写的RAM可逆计数器,可以预置数
2021-06-26 19:03:19 40KB verilog语言
1