附件是数字PLL的MATLAB仿真源码，可以仿真BPSK、QPSK的DPLL 附件是数字PLL的MATLAB仿真源码，可以仿真BPSK、QPSK的DPLL
2023-02-17 16:09:51
1KB
1
SOGI-PLL模型，其基本结构由自适应滤波器和传统PLL构成。SOGI-PLL需要注意的关键参数有：输入信号v，自适应滤波器输出的正交信号v^'和qv^'，Park变换的输出信号v_d和v_q，PD模块输出的控制信号v_f，输出信号的频率w^'和相角θ^'。
2023-02-06 22:21:06
24KB
1
也许你也会跟我一样认为典型数据表中的某些规格难以理解，这是因为其中涵盖了一些你不太熟悉的隐含惯例。对许多RF系统工程师而言，其中一种规格便是锁相环（PLL）中的相位噪声。
2023-01-29 16:00:59
111KB
1
应用电荷泵锁相环系统的等效噪声模型,分析电荷泵锁相环相位噪声在不同频率段的功率谱密度。据此得到相位噪声的功率谱密度与频率关系的模拟曲线。分析与模拟的结论指出环路噪声具有低通特性,而VCO噪声在低频区衰减明显,在设计锁相环路时需要综合考虑环路和VCO两种噪声的影响,然后才能确定环路带宽。该结论对于电荷泵锁相环的相位噪声与环路带宽设计具有一定的参考意义。
2023-01-20 15:52:41
69KB
1
C8051F330单片机FLASH读写操作，以及串口9600波特率收发，等完整工程代码，里面有ADF4351,HMC830锁相环代码，射频硬件必备代码。
2023-01-12 10:29:41
13KB
1
HMC704LP4自费用翻译狗软件翻译的，翻译程度大概有90%，对英文较差的同学还是值得参考的！勿喷！！！
2023-01-11 22:23:52
2.11MB
1
同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。
2022-12-30 18:29:11
101KB
1