基于FPGA的锁相环位同步提取电路设计
同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。
文件下载
评论信息
其他资源
- BCH matlab 编码
- C#版USB通信编程(接收和发送数据)
- JAVA版的iec61850实例
- telnet服务win10可用
- [Kinect] 增强现实 (Kinect 实现) (英文版)
- STM32F103 TFT彩屏显示 SPI控制W25X16(外部flash)C程序
- 单机五子棋(eclipse+java)
- httpclient-4.5.3.jar 包含CloseableHttpClient
- GP2Y0E03参考文件.zip
- Tiny4412 Android硬件开发指南 (含示例源代码）
- XenDesktop XenApp 7.15 LTSR CU4
- Autoflash.zip
- 海康威视转码使用的 ffmpeg
- java跳棋游戏代码
- 谷歌浏览器 64位_60.0.3112.90正式版
- rtsp_server C 源码详解与分析
- 数据结构（耿国华，高等教育出版社）第4章课后习题第8题答案
- 部编三年级上册语文12 总也倒不了的老屋 教案.pdf
- JDK8u安装包.zip
- ToDesk.exe
- 网站视频播放HTML5页面2
- pcm文件 16K采样率
- 315在线投诉系统 适用于工商局网站在线投诉，支持分局管理
- 图像二值化matlab代码
- 志愿者分配管理区域内共享单车实验数据
- Mathematica的基本应用
- 贪吃蛇的FPGA代码
- JAVA车牌识别
- 华东师范大学 计算机考研839教材以及习题解答
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明