基于FPGA的锁相环位同步提取电路设计
同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。
文件下载
评论信息
其他资源
- 山东科技大学算法期末复习资料
- 侧馈矩形微带天线设计与分析
- 快手安卓脚本雷电模拟器3.28 c#雷电多开
- 学生综合管理系统源码
- VScode(Visual Studio) 1.53.2 Ubuntu64位 deb安装包
- MATLAB App Designer 教程.pdf
- android studio Socket客户端服务器通信 TCP/IP通信
- iTween.unitypackage最新版
- 数字信号处理课程设计
- keil ARM AGDI
- matlab编写的bp和小波曲线拟合的程序-曲线拟合.rar
- c++与arduino串口通信测试程序
- 信息安全等级保护安全建设能力评估准则（试行）
- shamir（m,n）门限共享方案
- 棋牌游戏测试用例
- opencv-2.4.13-linux版本
- 几种常用的简历模板docx
- jdk1.8.0_77_x64 解压缩免安装包
- 面向经典分层架构的领域事件的设计
- Maple 数学软件
- 用VC获得webbrowser中的网页代码（包括dhtml及ajax变动后的）
- matlab实现RSA公钥密码体制
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明