基于FPGA的锁相环位同步提取电路设计
同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。
文件下载
评论信息
其他资源
- PLC控制类(三菱、基恩士使用C++通讯)
- OneNet云IoT物联网平台 ESP8266 MQTT 1路开关控制 STM32
- Data Structures and Algorithm Analysis in C++ 4th 原版pdf by Weiss
- 牛津版概率论与随机过程配套答案及练习扩增One Thousand Exercises in Probability
- 信息安全数学基础_陈恭亮
- SURF算法原论文中文翻译
- 2018常德统计年鉴
- 聚类数指标matlab工具箱
- 骑士周游算法的QT演示版
- C#初学者酒店管理系统+源代码
- 基4—FFT程序代码
- USB单片机CY7C68013A-56PVXC+ FPGA XC3S50AN 逻辑分析模块AD设计硬件原理图+PCB+封装库文件.zip
- STM32F103VET6开发板STM32单片机开发板ALTIUM AD设计原理图+PCB+封装库文件.zip
- BX2400 RF01 RF04_ RF08 各个系列的 .SchDoc .PcbDoc .pdf
- 2019.4.24_CSDN博客导出工具.zip
- C# 打印机案例
- 小波变换在信号分析中的应用（论文若干）
- 基于Swing框架的KTV点歌系统
- 【含实际解决说明】fonts-chinese-3.02-12.el5.noarch.rpm
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明