基于FPGA的锁相环位同步提取电路设计
同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。
文件下载
评论信息
其他资源
- CST天线仿真
- 我的几套noip模拟题
- Delphi控件 HTTPGet
- 基于vb.net的modbus上位机通信协议代码（RTU模式）
- 基于ART的CT重建算法_投影系数矩阵快速生成
- 实验三 双稳态触发器实验 multisim 包含m文件 思考题和实验报告
- QT CREATORqt-opensource-linux-x64-5.7.1.run
- 教务管理系统毕业论文
- 不改硬件解决惠威T200B开机不记忆音量问题
- 智能故障诊断技术
- 使用3DMax制作高度图
- 一个简单的带有javascript验证的注册页面
- nRF51822低功耗睡眠函数应用
- Unity UGUI 官方示例 Demo
- 网上商城管理系统，有后台管理
- 伪标签邻域粗糙集：度量和属性约简
- S7-1200 通信模块PROFIBUS CM 1242-5 操作说明 2014.02.pdf
- ps小知识.xmind
- 论文研究-基于网络关系的微博水军集团发现方法.pdf
- 毕业设计-医疗信息管理系统
- 一个asp.net的小网站
- 大学生职业生涯规划《完》
- 桌面计算器
- 2012-2017真题分析与解答
- 图像融合的Matlab代码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明