基于FPGA的锁相环位同步提取电路设计
同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。
文件下载
评论信息
其他资源
- 重新编译打包的XmlSchema.1.1.1.jar和xfire-all1.2.6.jar
- Kaggle--TMDB电影数据分析数据集+代码
- W5500电路设计原理图
- 微服务springcloud之feign使用demo
- qt实现-----标签窗体
- （优质）程序员转正答辩ppt
- 应用 MATLAB实现连续信号的采样与重构仿真
- mqtt发送接收python封装
- CCS6.0及XDS100v3仿真器
- 二维多边形布尔运算，包括多边形绘制，交并差
- 航空后勤资产管理系统后端实训源码+项目总结报告
- 有限元平面应力
- QRibbon.zip
- 电脑硬盘u盘数据恢复数据找回.rar
- proj-5.2.0.tar.gz
- camunda-prometheus-process-engine-plugin：监视您的KPI ！！！ Camunda BPM Process Engine插件提供Prometheus监视，用于各种BPMN使用的度量标准类，Grafana注释和HTTPServer数据导出：用于在引擎中的任何位置生成Prometheus度量标准，包括BPMN，CMN和DMN引擎及实例-源码
- PCIE X1 FPGA(EP2C8F256C8)+DSP(TMS320F28335)开发板protel硬件原理图+PCB文件.zip
- 2020年11-12月中国直播电商行业月度运行及年终盘点数据监测报告.pdf
- shearlet变换
- 蓝牙聊天Demo
- SQlite Android SQLite的应用 简易的学生成绩管理系统
- 小楼Axure原创元件-带遮罩层的弹出框
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明