verilog 写的模拟卡式电话计费器,QUARTUS II编译
2023-05-07 15:22:34 96KB verilog
1
出租车计费器是出租车上必不可少的一种仪表,随着电子技术,特别是嵌入式应用技术的飞速发展,智能芯片越来越广的应用到了出租车计费器上。这使得出租车计费器能够精准的计算出行车里程及对应的价格,使乘客能够更直观明了的知道自己的乘车价格,而司机师傅也不用再靠人工计算来得出乘客的费用,避免了很多麻烦。本文以单片机STC89C51 为核心设计一款出租车计费器, 使能够实现里程及对应价格的显示,由于采用芯片的自动定时计数,所以能够准确的计算出总的行车里程并能转换成对应的价格来,这样能够避免出租车司机作弊的可能性,做到公平公正。   1 出租车计费器的设计要求与设计方案   1.1 出租车计费器设计要求
1
实验报告和代码中均有标注各代码用途,本代码设计思路为化除为乘,原版原创
2022-09-01 17:01:59 399KB 代码
1
基于FPGA出租车计费器设计报告(verilog).doc
2022-06-21 17:01:40 88KB 出租车计费器
1
程序的问题:在2公里,计费会突然跳变,多加0.6元。 1)模拟出租车的运动和停止。直流电机用来模拟出租车的车轮子,使用RW3控制电机转速,使其从停止到高速旋转之间变化。每转动一圈认为是行走1米,每旋转1000圈,认为车子前进1公里。因此,需要检测电机的转动情况,每转一周,计米计数器增加1。 2)计费标准。2公里以内起步价5元,超出部分2元/公里,计费以0.1公里为步进。累计等待时间计费标准为1元/2分钟,不足2分钟的部分不收费。使用按键模块的S1来作为整个系统的复位按钮,每复位一次,计费器从头开始工作和计费。 3)显示方式。当出租车行进时,数码管显示里程数和总计费;当出租车等待时,数码管显示累计等待时间和总计费。总计费以元为单位,使用3位数码管显示,保留1位小数(比如xy.z)、里程数和等待时间均至少保留1位小数,使用4位数码管显示。中间一个数码管显示“-”隔开两组数据。
2022-06-09 09:55:57 5.62MB VHDL 出租车计费器设计
1
介绍了出租车计费器系统的组成及工作原理,简述了在EDA平台上用单片CPLD器件构成该数字系统的设计思想和实现过程。论述了车型调整模块、计程模块、计费模块、译码动态扫描模块等的设计方法与技巧。
2022-06-01 22:35:00 81KB EDA CPLD/FPGA 出租车计费器
1
基于multisim的出租车自动计费器设计.docx
2022-05-23 10:34:12 761KB
基于VHDL的出租车计费器设计 论文 完整版
2022-05-19 21:53:06 4.64MB 基于VHDL的出租车计费器设计
1
出租车计价器是出租车营运收费的专用智能化仪表,是出租车市场规范化 、标准化以及减少司机与乘客之间发生纠纷的重要设备。一种功能完备、简单易用、计量准确的出租车计价器是加强出租车行业管理、提高服务质量的必备品。本文介绍了出租车计价器系统在实际生产生活中的重要性,根据预定的设计要求和设计思路,采用VHDL硬件描述语言作为设计手段,采用自顶向下的设计思路设计了一个实际的基于AheraFPGA芯片的出租车计价系统,通过在QuartusⅡ6.0软件下进行模拟仿真,并进行相应的硬件下载调试,证明该出租车计价系统具有实用出租车计价器的基本功能,各技术指标符合预定标准,如能进一步完善,将可以实用化和市场化,具有一定实用性。
1
设计制作自动计费器,包括行车里程计费、等车时间和起步价三部分,用三位数码管显示,最大金额为99.9元。 行车单价、等车单价、起步价可分别由拨码开关或拨码盘预置
1