基于USB 总线的PC 机与FPGA 通信系统，采用IFCLK 输出内部时钟源的时钟信号，FLAGA-FLAGD
用于报告不同FIFO 状态。由FPGA 判断引脚电平高低决定何时向FIFO 读写数据。SLOE 作为输出使能，控制FIFO
数据端的输出控制。SLRD 是FIFO 读取数据控制端，在异步方式下，由FPGA 输出高低电平控制数据的读取。
2022-03-02 16:54:19
416KB
1
rs232串口通信 pc机到FPGA verilog语言 首先要明白RS232 通信的原理 5脚接地，2脚接数据，3脚发数据。
引脚2: RxD (接收数据).
引脚3: TxD (发送数据).
2019-12-21 21:31:40
555KB
1
该例程是通过EZ-USB:CY7C68013-A来实现PC机与FPGA的通信。其中包括FPGA工程文件、USB固件程序、驱动程序、上位机程序，以及部分开发环境。
2019-12-21 20:15:04
6.82MB
1