基于USB总线的PC机与FPGA通信系统设计
基于USB 总线的PC 机与FPGA 通信系统，采用IFCLK 输出内部时钟源的时钟信号，FLAGA-FLAGD
用于报告不同FIFO 状态。由FPGA 判断引脚电平高低决定何时向FIFO 读写数据。SLOE 作为输出使能，控制FIFO
数据端的输出控制。SLRD 是FIFO 读取数据控制端，在异步方式下，由FPGA 输出高低电平控制数据的读取。
文件下载
评论信息
其他资源
- C语言数值方法求矩阵特征值和特征向量（幂法和反幂法）
- MYsql 学生宿舍管理系统
- 最完整的Toad For Oracle使用手册
- 武汉大学2016年地理信息专业夏令营编程
- 基于Matlab的MIMO通信系统仿真
- SDL2.0.9源代码库
- nachos 4.1 系统调用源代码 川大软件 2012 expection.c ksycall.h
- 基于MATLAB/Simulink的双闭环直流调速系统设计
- rs编解码(matlab程序)
- 基于Verilog HDL数字频率计的设计与实现
- jpeg压缩的matlab程序
- 建材物资管理系统
- 中国计算机视觉人才调研报告2020年.pdf
- 中央广播电视大学《机械制图（专科）》期末总复习资料（含答案）.pdf
- vanilla_JS-源码
- WebWikiTest.zip
- php的最简单的调查问卷功能
- 数学建模讲义大全.rar
- prototype.js使用教程.zip
- 软件测试分类.xmind.zip
- ASP NET+SQL网上订餐系统 毕业设计
- 无线网卡ath9k驱动（Linux）
- MXY4.0正式版
- fcitx.tar.gz
- 三层架构.NET平台下的校园餐卡管理系统源代码（C#编写）
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明