FPGA实现MDIO接口设计,Vivado仿真工程
2021-03-18 09:15:37 3.55MB FPGA VerilogHDL MDI接口 Vivado
phy_mdio 使用system verilog实现。通过mdio接口读写以太网phy芯片。
2021-02-27 09:03:18 3KB phy mdio接口 systemverilog
1
文档目录: 1.IEEE Std 802.3-2002 2.MDIO_MDC(SMI)接口 3.MII_MDIO接口详解 4.以太网MAC和PHY 5.以太网接口知识 6.以太网通信接口电路设计规范
2021-01-06 16:55:49 9.78MB MDIO MAC PHY 以太网接口
1
使用Verilog语言实现PHY芯片读写功能(MDIO芯片),经测试仿真无误,上板子调试读无误写未调。文件内包含Quartus (Quartus Prime 17.0) Standard Edition 的工程文件,以及仿真和调试的程序,功能需求,RTL8211datasheet。
2019-12-21 21:52:03 8.83MB MDIO Verilog FPGA MDC
1