《数字IC集成电路ASIC全流程设计》课程是针对ASIC（Application-Specific Integrated Circuit，专用集成电路）设计的一门深入且全面的学习资源。ASIC是根据特定应用需求定制的集成电路，它在电子设备中发挥着至关重要的作用，特别是在高性能计算、通信、消费电子等领域。本课程共48节，旨在帮助学习者掌握从概念设计到实际生产的全过程。 课程可能会涵盖ASIC设计的基础知识，包括数字电路的基本原理，如逻辑门、触发器、计数器等，以及数字信号处理的基础概念。这些基础知识是理解ASIC设计的关键，为后续深入学习打下坚实基础。 接着，课程将深入讲解VHDL或Verilog等硬件描述语言，这是进行ASIC逻辑设计的主要工具。学习者需要学会用这些语言来描述和仿真数字电路的行为，以便于在设计初期验证逻辑功能的正确性。 然后，课程会涉及ASIC设计流程的前端部分，包括逻辑综合、时序分析、功耗估算等。逻辑综合是将行为描述转换为门级网表的过程，而时序分析则关注电路的运行速度和延迟问题。功耗估算对于现代低功耗设计尤为重要。 接下来，物理设计阶段会涵盖布局与布线（Place and Route，P&R）、版图设计、时序优化等。在这一阶段，电路的物理布局和互连线路将被确定，同时确保满足性能和功耗目标。 课程还会讨论到验证技术，如模型检查、仿真和形式验证，这些都是确保ASIC设计正确无误的重要步骤。此外，可能还会涉及一些高级话题，如系统级设计、IP复用、软核与硬核的集成等。 在设计完成后，课程将介绍ASIC的制造流程，包括光罩制作、晶圆加工、封装测试等，使学习者了解从设计到成品的整个生产链。 课程可能会包含一些实战项目或案例研究，让学习者有机会实际操作，将理论知识应用到实践中，提升解决实际问题的能力。 通过这48节课的学习，学员不仅能够理解ASIC设计的基本概念和技术，还能掌握完整的ASIC设计流程，具备独立完成ASIC设计项目的能力。对于有意从事IC设计或者希望提升现有技能的专业人士来说，这是一份非常有价值的学习资料。

ASIC最新版，ET1100/ET1200 datasheet Section I – Technology Section II – Register Description Section III – Hardware Description Application Note

内容概要：本文档涵盖了SystemVerilog(SV)的关键特性和基础语法，包括数据类型、变量定义与作用域、并行操作、面向对象(OOP)的概念及其具体实现，同时对SV在覆盖率统计与仿真调度上的应用做了阐述，并深入解析了统一验证方法(UVM)的设计思想与各组件的功能和运作方式；适合从事数字IC验证工作的专业人员。 适用人群：适用于具有一定经验的数字电路验证工程师。 使用场景及目标：旨在帮助读者全面理解和应用SV/UVM来进行验证环境搭建，掌握高级验证技巧。 其他说明：本文不仅适合SV的新手入门，同时也可供有一定基础的开发者进阶学习。

《验证计划：ASIC设计的关键步骤》 验证计划是ASIC设计过程中的重要环节，它相当于设计团队的功能规格说明书，但由验证团队编制。整个项目团队，包括架构、实施团队，都需要遵循这一计划，确保验证工作的全面性和准确性。在项目执行阶段，验证计划作为一个提醒工具，明确项目的目标、需求和进度指标。 验证计划的主要目标可以归纳为以下几个方面： 1. 全面覆盖项目中的各个组件和设计：这包括对架构特性、低层次测试和组件的识别与文档化，以及硬件、IP和软件组件之间的集成。计划应详细描述从功能特性中提取的各项要点。 2. 文档化环境的结构和组成部分：清晰地呈现验证环境的框架，有助于团队理解和构建验证环境。 3. 作为验证进度的检查列表：标记未覆盖的点，以便跟踪项目的完成度。 4. 维持验证团队的稳定性：随着项目的动态发展，计划需要更新以反映对验证的影响，让团队明白哪些组件已验证，哪些仍待进行。 5. 协调验证团队的工作努力：通过明确的计划，确保团队的工作方向一致，提高工作效率。 验证计划的执行通常分为以下几个阶段： 1. 确定验证项目的目标：如信心建立、策略制定，为验证的完整性提供指导。 2. 列出项目的所有功能，从高层次到低层次，确保全面覆盖。 3. 开发验证环境：对于模块级别采用自底向上方式，系统或子系统级别采用自顶向下方式。识别共享的验证组件、IP或适用的现有资源，构建一个早期组件能在后期环境中适应的结构，最大化共用资源的复用。 4. DUV（Design Under Verification）的分区：由于验证工作需要大量的实施工作，每个被验证的分区必须有相对稳定的接口和预期功能。根据规格书来定义这些接口和功能，以确保每个分区的验证有效性。 验证计划的成功执行，不仅可以确保ASIC设计的质量，还能提高团队协作效率，降低风险，并为项目的成功交付提供坚实保障。因此，一个详尽而灵活的验证计划是ASIC设计过程中不可或缺的一部分。

项目简介：数字IC实践项目（11）—基于Verilog的IEEE754 FPU设计与验证改进工程 Improvement by Devane (CSDN IC Brother) @2024.11.22 ============================================================ 1.Modify run_test.py to support vcs simulation flow. 2.Add sub_test.py to better support random test vectors (100w subtest). 3.Add sim_pool mechanism to support parallel simulation, which can greatly shorten the simulation time of vectors.

内容概要：本文档详细介绍了使用虚拟机环境下运行Cadence Virtuoso软件进行ASIC设计的基本流程，涵盖软件登陆、工艺库定义、原理图绘制及仿真、版图绘制、版图验证及后仿真等一系列实验操作步骤。文中针对各关键环节提供了详尽的指导，包括快捷方式的应用、各种设置的选择与调整方法，以及可能出现问题的解决办法。 适合人群：适合具备ASIC设计基础知识、有一定Cadence软件使用经验的研发人员，尤其是微电子学专业学生和科研工作者。 使用场景及目标：适用于希望掌握ASIC设计全过程的专业人士，目标在于深入理解和熟练运用Cadence平台的各项功能，提高设计效率与质量。文档不仅能够帮助初学者快速入门ASIC设计，还能作为资深设计师的技术参考手册。 其他说明：本教程采用的是版本11的VMware虚拟机及Cadence Virtuoso软件，操作过程中需要注意虚拟机环境配置、Cadence许可证申请等问题。此外，文档末尾附带了详细的DRC、LVS校验及PEX分析流程，这对于保障设计正确性和优化电路性能至关重要。

IC仿真验证软件VCS + DVE的中文用户手册，内容详实，通俗易懂，比较适合刚接触IC验证的同学参考学习。

随着红外焦平面阵列技术的快速发展，红外成像系统实现了高帧频、高分辨率、高可靠性及微型化，在目标跟踪、智能交通监控中得到了越来越多的应用，并向更加广泛的军事及民用领域扩展。实时红外图像处理系统一般会包括非均匀校正、图像增强、图像分割、区域特征提取、目标检测及跟踪等不同层次的实时图像处理算法，由于图像处理的数据量大，数据处理相关性高，因此实时红外图像处理系统必须具有强大的运算能力。目前有些红外图像处理系统使用FPGA实现可重构计算系统[1]，运算速度快，但对于复杂算法的实现难度比较高，且灵活性差。大多数红外图像处理系统则采用DSP+FPGA的硬件架构[2]，其中DSP负责实现图像处理算法，FPGA

根据富士电机资料，汽车电子的核心是MOSFET和IGBT，无论是在引擎、戒者驱劢系统中癿发速箱控制和制劢、转向控 制中还是在车身中，都离丌开功率半导体。在传统汽车中癿劣力转向、轴劣刹车以及座椅等控制系统等，都需要加上电 机，所以传统汽车癿内置电机数量迅速增长，带劢了MOSFET癿市场增长。 新能源汽车中，除了传统汽车用到癿半导体需求之外，还需要以高压为主癿产品，如IGBT，对应癿部件有逆发器、PCT 加热器、空调控制板等。异构计算芯片是新能源汽车的“大脑”。中控芯片主要用二完成传感器信号——传感器数据— —驱劢数据——驱劢信号这样一个完整工作流程。未来主控芯片多为FPGA和ASIC。FPGA

ASIC界最经典的教材,很不错的教材，大家可以学习学习