1、计时功能:包括对时间和日期的计时(秒、分、时、日、月、年)。 2、校时功能:能用按键方便地设置各时间单位计数初值(秒、分、时、日、月、年),当选择了某对象后,所对应的数码管闪烁点亮,以表示要对该对象初值进行设置。 3、清零功能:能用按键将时间清为0点0分0秒,或将日期清为00年01月01,或将闹钟定时设置清为0时0分0秒。 4、定时提醒(闹钟)功能:能在设定的时间,即灯持续亮,若按住任意一个按键,便可使灯灭。 5、整点报时功能:每逢正时,LED灯会亮5秒。 6、显示功能:同时采用6个数码管扫描显示时间、闹钟定时或倒计时的值。使用一个能进显示模式切换的按键,当按动不同的次数时,分别选择显示时间、闹钟定时时以及倒计时。 7、倒计时功能(具有启动/停止计算功能和按键清零功能,最大可计到(23时59分59秒)。
2024-06-03 20:09:04 7MB Quartus 数字时钟设计
1
上传的资料包括树莓派4B开发板的原理图、机械图和处理器SoC开发手册。原理图展示了开发板各个电路模块的连接关系,包括处理器、存储器、接口、传感器等。机械图则展示了开发板的物理结构和外部接口,方便用户进行外壳设计和外部连接。处理器SoC开发手册提供了对树莓派4B使用的处理器芯片的详细介绍,包括硬件特性、寄存器配置、引脚定义等。适合学生、教育机构、嵌入式系统开发者、物联网项目工程师以及个人DIY爱好者借鉴使用。
2024-05-28 17:33:26 1.59MB arm 树莓派4B
1
terasic(友晶)的开发板DE1-SOC的基础技术手册,非常适合入门,共享给大家
2022-03-24 16:32:54 34.55MB DE1-SOC Cyclone V
1
DE1-SOC开发版的使用目录,有相关的I/O以及系列说明,适合初学者做简易实验
2021-11-22 20:12:55 7.62MB verilog.FPGA
1
DE1-SOC开发版的内部电路图结构,有利于初学者观察内部电路,熟悉资源
2021-10-13 08:42:34 1.98MB FPGA cyclone v
1
cyclone V系列开发板的原理图 包括电源以及周边器件的所用硬件电路
2021-08-12 09:07:26 1.29MB cyclone v 开发板电路图
1
基于Xilinx公司的ZYNQ7000 AP SoC,介绍了其体系结构与开发思想,并使用多个实例讲述了其开发方法与流程。全书共9章。书中讲述了ZYNQ7000 AP SoC家族的特点、体系与结构以及软件开发的独特之处; 以Vivado开发套件为基础,讲述了ZYNQ7000 AP SoC的软硬件开发流程; 为了方便使用ISE/PlanAhead软件的读者入手,还简要描述了使用它们开发ZYNQ7000 AP SoC嵌入式软件的方法,但本书仍以Vivado套件为主要工具进行开发讲解; 给出了常用外设的使用示例,包括MIO/EMIO接口、通用I/O、中断控制器、定时器系统等,还给出了XADC模块的使用示例; 围绕Vivado以IP为中心的设计思想,用实例讲解了如何设计用户自定义IP核; 使用System Generator for DSP在Matlab/Simulink环境下建模,介绍了基于模型的DSP算法设计,并通过多个实例讲解了其设计思想和设计流程; 使用Vivado HLS软件,通过多个实例讲述了高层次综合的设计思想和设计流程
2021-07-15 07:59:01 74.84MB Xilinx ZYNQ- SoC开发
1
Xilinx ZYNQ-7000 AP SoC开发实战指南(绝对完整),需要的下载
2021-03-08 21:08:41 74.96MB ZYNQ
1
Altera_arriaVST_5astfd5kf40es_soc开发板cadence orcad硬件原理图+PCB文件,Cadence Allegro设计文件,可作为你产品设计的参考。
Altera、友晶、艾睿三方合作开发的Cyclone V SOC开发板原理图,值得学习
2020-03-17 03:11:29 555KB 友晶 CycloneV SOCkit 原理图
1