ADS7844共有三种工作模式,用verilog语言分别实现三种工作模式的主程序及仿真代码。在Quertus上编译成功,下载到FPGA中通过signalTap查看AD转换结果与实际电压值相符。
2024-01-07 13:30:44 620KB verilog FPGA 仿真波形
1
1.时钟输入采用实验箱的1Hz信号(在电源开关下面),分别测试两片74x161的逻辑功能。由于数码管不能显示A-F,所以用LED灯显示计数器的输出状态。 2.将两片74x161进行级联,实现模256计数器,用LED灯显示计数器的输出状态。 3.用两片74x161分别实现模6和模10计数器,用数码管显示计数器的输出状态。再将两片74x161进行级联,实现模60计数器,用数码管显示计数器的输出状态。 4.拓展题:任选一个设计下列十进制计数器:模24、模28、模29、模30、模31、模100。
2023-11-23 15:24:17 1.5MB verilog fpga 数字逻辑
1
1.3-8译码器的设计和实现。 2.4位并行进位加法器的设计和实现。 3.两输入4位多路选择器的设计和实现。 4.拓展:3输入多数表决器设计和实现。 实验要求如下: 1.采用Verilog语言设计,使用门级方式进行描述。 2.编写仿真测试代码。 3.编写约束文件,使输入、输出信号与开发板的引脚对应。 4.下载到FPGA开发板,拨动输入开关,观察Led灯的显示是否符合真值表。
2023-11-23 15:23:33 1.85MB Verilog FPGA 数字逻辑
1
1.里面为HDLBits的答案,包含个人的理解以及部分大佬的学习理解。 2.题目已经全部翻译成中文,附上图观看方便 3.文件类型为markdown文件
2023-07-04 19:11:26 145KB verilog fpga
1
Verilog 语言基础
2023-05-06 22:08:19 1.11MB verilog fpga
1
基于verilog的LCD12864的显示器设计
2023-03-02 17:38:02 3.65MB LCD verilog FPGA
1
Verilog入门教程,《通信 IC 设计》 样稿节选 作者:李庆华
2023-02-19 16:32:06 7.69MB Verilog FPGA
1
Modelsim10.1c是用来编写Verilog HDL代码的IDE兼仿真平台,用于FPGA的开发
2023-01-03 09:23:37 352.82MB verilog fpga
1
led密码算法verilog实现
2022-12-29 19:26:50 4KB LED 轻量级密码算法 verilog fpga
1