只为小站
首页
域名查询
文件下载
登录
铝合金/镀锌钢脉冲MIG电弧熔-钎焊接头钎焊界面温度场的数值模拟
铝合金/镀锌钢脉冲MIG电弧熔-钎焊接头钎焊界面温度场的数值模拟,苏玉虎,付邦龙,基于ANSYS软件,通过分析铝合金/镀锌钢脉冲MIG电弧熔-钎焊焊接热过程,对熔-钎焊搭接接头钎焊界面的温度场进行了有限元数值模拟。根�
2024-02-26 23:58:13
611KB
首发论文
1
基于DSC的数字脉冲MIG弧焊逆变电源设计
绍了以DSC为控制核心的逆变交流脉冲MIG弧焊电源的构成及工作原理;讨论了应用DSC MC56F8523控制的焊接电源控制系统的硬件设计和软件设计。介绍了模糊控制与专家系统在电源控制系统中的应用。试验证明,该电源工作稳定可靠,能较好地满足焊接工艺性能的要求。
2024-02-26 23:56:23
94KB
脉冲MIG
模糊控制器
1
DDR4 MIG IP读写测试
xilinx KU系列2片板贴DDR4颗粒读写测试,与F7-DDR4读写测试相对应
2023-11-09 15:47:24
129.85MB
DDR4
FPGA
1
FPGA实现Xilinx Vivado DDR控制器(MIG IP核,接口封装成了FIFO)的工程源码
基于Xilinx (AMD)的Vivado 平台,使用FPGA实现的DDR控制器的工程源码: 1、对外接口打包成了FIFO,对DDR的操作时序大大简化; 2、含例化好了的DDR IP核(接口为native接口),以及示例工程自带的DDR仿真模型; 3、详细的设计源码(含注释),详细的仿真源码、仿真设置和仿真结果; 4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/121841813》。
2023-08-16 20:53:03
37.21MB
fpga开发
网络协议
软件/插件
1
FPGA实现Xilinx Vivado DDR控制器(MIG IP核)的完整配置及读写仿真的工程源码
基于Xilinx (AMD)的Vivado 平台,使用FPGA实现了的MIG IP核配置的工程源码: 1、成功例化并配置好了一个完整的MIG IP核(接口为native接口),及示例工程自带的DDR仿真模型; 2、可以直接对对其进行官方的示例工程仿真; 3、同时自己编写了一个简单的测试模块对MIG IP核进行读写测试,测试无误; 4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/120479764》。
2023-08-16 20:22:00
232.31MB
fpga开发
网络协议
软件/插件
1
DDR3 7系列IP手册和DDR3标准
DDR3 7系列IP手册和DDR3标准
2023-04-11 10:44:02
14.93MB
ddr
MIG
1
02Kintex修炼秘籍-MIG DDR应用3缓存设计.pdf
节介绍 7 系列 FPGA 存储器接口解决方案核心架构,概述了核心模块和接口。图 4-1-1 所示的用户 FPGA 逻辑模块是需要连接到外部 DDR2 或 DDR3 SDRAM 的任何 FPGA 设计。 用户 FPGA 逻辑通过用户界面连接到内存控制器。IPCORE 提供了一个用户 FPGA 逻辑示例。
2023-04-06 20:58:14
5.94MB
mig
xilinx
vivado
参考设计
1
ug586_7Series_MIS.pdf
DDR3 ip core 控制器 官方手册 Zynq-7000 AP SoC and 7 Series Devices Memory Interface Solutions v2.4 User Guide
2023-03-21 21:29:15
18.84MB
DDR3
ip
core
mig
1
基于动态PLS框架的铝合金脉冲MIG焊解耦控制设计及仿真
针对铝合金脉冲MIG焊中存在的多变量强耦合、难建模等特点,利用动态PLS控制框架在解耦、建模等方面的优势,将多变量的控制转换成为多个单回路的控制,并对各控制回路单独进行PID控制器设计.介绍了动态PLS建模及基于动态PLS建模框架的控制器设计的结构与特点,并将该控制器设计方法引入到铝合金脉冲MIG焊中,并进行仿真试验.仿真验证采用动态PLS框架的控制器设计方法能获得满意的动态和稳态特性,并可应用于其它焊接过程,为基于数据驱动的动态建模控制方法在复杂焊接过程中的应用奠定了基础.
2023-03-11 20:52:05
491KB
铝合金脉冲MIG焊;
解耦控制;
动态偏最小二乘;
PID控制器
1
基于FPGA的DDR3控制器设计
介绍了DDR3 SDRAM的技术特点、工作原理,以及控制器的构成。利用Xilinx公司的MIG软件工具在Virtex-6系列FPGA芯片上,实现了控制器的设计方法,并给出了ISim仿真验证结果,验证了该设计方案的可行性。
2023-03-10 15:40:39
81KB
FPGA
DDR3
SDRAM控制器
MIG
1
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
2019综合测评仿真.zip
BP_PID控制仿真.rar
matpower5.0b1.zip
EEMD算法应用于信号去噪.rar
风电场风速及功率数据.zip
MTALAB NSGA2算法
多机器人编队及避障仿真算法.zip
基于Matlab的PI/4 DQPSK的调制解调源代吗
Autojs 例子 源码 1600多个教程源码
基于LSTM模型的股票预测模型_python
quartus II13.0器件库.zip
毕业设计:基于Python的网络爬虫及数据处理(智联招聘)
华为OD机试真题.pdf
基于Matlab的IEEE14节点潮流计算.zip
Plexim Plecs Standalone 4.1.2 x64.7z
最新下载
NGSIM数据集合---城区Lankershim路段数据
element-ui离线文档2.15.7最新版
ARMv71上移植的python2.7
2018-2022年软考中级软件设计师真题汇总(PDF)
【图像识别】猫狗识别(CNN)-附件资源
大学电磁场与电磁波试题及答案
Android多路USB摄像头Demo
qt5.12.8离线安装包 银河麒麟V10 ARM版
最新快思聪编程软件simpl-windows
《python可以这样学》讲义.pdf
其他资源
Kettle实现步骤循环执行
贝叶斯垃圾短信数据集
USB 2.0 cy7c68013芯片 Verilog代码
Delphi 信息系统设计实例源码
基于packet tracer的校园网组网设计
差错控制编码(原书第2版
图论 王树禾
BC3.1精简版与任哲《嵌入式实时操作系统uc/os-ii原理及应用(第二版)》书中代码
给定一个长度为 n 的整数数组,你的任务是判断在最多改变 1 个元 素的情况下,该数组能否变成一个非递减数列。非递减数列定义如下:对 于数组中所有的 i (1
JSP 与数据库联系 从数据可中把数据放到Jsp页面上以表格的形式显示
PIC32 Harmony教程
Matlab中自相关计算函数xcorr()的c++源码导出(附.m源码、导出步骤说明及导出的c++源码)
信息论与编码理论_沈世镒 陈鲁生2002.pdf
串口调试助手(丁丁).zip
深度学习的异构加速技术(二):螺狮壳里做道场
elk-easy-setup:易于设置ELK Suite。 (Elasticsearch Logtash Kibana)-源码
TCU上位机A0.zip
rabbitmq-advanced-spring-boot-starter:一个通用库,用于通过spring boot amqp上的扩展名与rabbit mq进行消息传递-源码
屏幕花瓣飘飞源码
flexsim4仿真软件
瑞士 军刀 X-Scan 扫描器
asp.net网页设计成品及代码
医院管理系统毕业设计
Maya2012中英双语补丁
数字通信 第四版 英文版 proakis