EDA技术与VHDL 陈 杨

EDA技术-PCB工程师试题

实验一 用原理图输入方法设计8位全加器 1．实验目的和要求 本实验为综合性实验，综合了简单组合电路逻辑,MAX+plus 10.2的原理图输入方法, 层次化设计的方法等内容。其目的是通过一个8位全加器的设计熟悉EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。 2．实验原理 1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门（xnor为同或符合，相同为1，不同为0）来实现。先设计底层文件：半加器，再设计顶层文件全加器。 半加器的设计： 半加器表达式：进位：co=a and b 和：so=a xnor ( not b ) 半加器原理图如下： 全加器的设计: 全加器原理图如下：…………………………………………………………………………………………………………………………………………………………

内含DSPbuilder的使用方法，基于Simulink仿真

介绍关于EDA和VHDL的一些知识，以QuartusII为例。。。

1 引言 二十世纪后半期，随着集成电路和计算机的不断发展，电子技术面临着严峻的挑战。由于电子技术发展周期不断缩短，专用集成电路ASIC的设计面临着难度不断提高与设计周期不断缩短的矛盾，为了解决这个问题，要求我们必须采用新的设计方法和使用高层次的设计工具，在此情况下，EDA(Electronic Design Automation)即电子设计自动化技术应运而生。 随着电子技术的发展及缩短电子系统设计周期的要求，EDA技术得到了迅猛发展。 EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方法设计电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑影射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。 EDA技术伴随着计算机、集成电路、电子系统设计的发展，经历了三个发展阶段，即：20世纪70年代发展起来的CAD技术;20世纪80年代开始应用的CAE技术;

介绍了VHDL语言的特点及优势，表明了EDA技术的先进性，采用自上而下的设计思路，运用分模块的设计方法设计了数字时钟系统，并在QuartusⅡ环境下进行编译和仿真，完成了24 h计时和辅助功能设计，证明了方案的可行性，体现出了“硬件设计软件化”的新趋势。

现代EDA技术的基本特征是采用高级语言描述，具有系统级仿真和综合能力.而VHDL语言有强大的行为描述能力和多层次的仿真模拟，程序结构规范，设计效率较高，利用VHDL语言和CPLD器件设计数字频率计，具有硬件电路简捷，体积小，设计灵活，性能稳定的优点。

基于EDA技术设计4位十进制数字频率计的系统方案基于EDA技术设计4位十进制数字频率计的系统方案

(课程设计，参考资料)测频一直以来都是电子和通讯系统工作的重要手段之一。高精度的测频仪和频率发生器有着广阔的市场前景。以往的测频仪大都在低频段利用测周的方法、高频段用测频的方法，其精度往往会随着被测频率的下降而下降。该多功能频率计的设计是针对已有测频技术的特点及存在问题，推出基本原理和方法，设计检测精度高、便于实施且设备构成又比较经济的一种检测仪器。基于测频原理的频率计的测量精度将随被测信号频率的降低而下降，在实习应用中局限性大，而等精度频率计不但有较高测量精度，且在整个频域内能保持测量精度恒定。具有外围电路简单,程序修改灵活和调试容易等特点。本文主要论述了利用FPGA进行测频计数，单片机实施控制实现多功能频率计的设计过程。