1．3-8译码器的设计和实现。
2．4位并行进位加法器的设计和实现。
3．两输入4位多路选择器的设计和实现。
4．拓展：3输入多数表决器设计和实现。
实验要求如下：
1．采用Verilog语言设计，使用门级方式进行描述。
2．编写仿真测试代码。
3．编写约束文件，使输入、输出信号与开发板的引脚对应。
4．下载到FPGA开发板，拨动输入开关，观察Led灯的显示是否符合真值表。
2023-11-23 15:23:33
1.85MB
1
1．逻辑输入采用实验箱的K1-K11，逻辑输出接L1-L10。测试实验箱上的HD74LS04P（非门）、SN74LS32N（或门）、SN74LS00N（与非门）、SN74HC86N（异或门）、SN74HC153（数据选择器、多路复用器）的逻辑功能。
2．采用小规模逻辑器件设计一位数据比较器：设一位数据比较器的输入为A、B，比较A>B，A=B，A
2023-11-23 15:15:10
1.84MB
1
(1) 按照“Vivado 工程 1.pdf”中的案例进行实验
(2) 按照“Vivado 工程 2.pdf”中的案例进行实验，先生成 38 译码器模块的 IP
2022-10-25 11:05:01
3.09MB
1
组合逻辑设计例题1
设计一个燃油锅炉自动报警器。要求燃油喷嘴在开启状态下，如锅炉水温或压力过高发出报警信号，用与非门实现。
解：（1）进行逻辑规定。
喷嘴开关、锅炉水温、压力分别用A、B、C表示。
报警信号作为输出变量，用F表示。
喷嘴开=1，关=0。锅炉水温、压力高=1，低=0。
报警=1，正常=0。
（2）列真值表。
0
0
0
0
0
1
1
1
（3）化简。
A B C F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
00 01 11 10
0 0 2 6 4
1 1 3 7 5
例1
● 三、组合逻辑设计实例
F
A
B
C
AB
C
1
1
1
2022-05-11 11:11:27
8.29MB
1
华中科技大学—计算机硬件系统设计——logisim 组合逻辑设计实验，其内容包含BCD双向技术逻辑自动生成表，交通灯控制系统状态机逻辑自动生成表，Logisim.circ,RGLED.circ.等诸多实验
2021-06-28 23:32:23
494KB
1