本文中提出一种基于ARM与CPLD宽频带的数字频率计的设计，以微控器STM32作为核心控制芯片，利用CPLD可编程逻辑器件，实现闸门测量技术的等精度测频。

基于CPLD等精度测频法的数字频率计设计，李剑勇，，本文利用 ALTERA 公司生产的CPLD可编程器件 EP1K50QC208-3，基于等精度测频法原理设计实现数字频率计。 硬件主要有主板及显示两大模块，软

内含源代码+等精度原理说明文档

功能： （1）等精度测频，门控时间1s(间隔1ms),基准时钟125M （2）uart串口每100ms发送一次发送数据，可连接电脑的串口调试助手，用16进制显示测量结果，每次发送以0x0A、0x0D结尾 硬件资源： （1）本次设计采用ZYBO Z7 PL部分（纯FPGA） （2）芯片型号：xc7z020clg400-1 （3）时钟频率：125M （4）输入输出端口：K18 --->rst; V8 --->clk_fx; W8--->uart_txd; U7 --->uart_tx_busy; V7 ---> uart_send_en 软件：vivado 2018.3

实现等精度测频率，采用50MHz的参考时钟，包含testbench文件，可在vivado，quartus仿真，实测范围可在1~100MHz。其他频率范围没有测试，理论上可以全频带。低频周期低于门闸周期时候，采用测周法，并同步信号，避免了等精度门闸时间长度的限制无法测量超低频率的问题。

本程序用Verilog语言在FPGA上实现了等精度测频，精度极高

采用verilog语言编写，包括PLL时钟倍频，相移，四个频率计算单元，整合数据模块和串口发送模块

STM32F407定时器应用---等精度测频法 STM32F407定时器1对被测信号计数 STM32F407定时器2对标准信号计数

stm32 与FPGA并行通信，等精度侧频率脉宽占空比显示在LCD上