充分利用有限冲击响应数字滤波器（Finite Impulse Response digital filter ，FIR）系数的对称特性，借助于MATLAB语言和现场可编程门阵列（FPGA）实现了一种高效的低通滤波器。设计过程中通过简化的VHDL语言编写程序，实现了加减乘法运算，使用优化的CSD编码技术缩短了乘法器的运算时间，采用FPGA滤波器芯片和QuartusⅡ软件搭建仿真电路、用Matlab软件进行理论验证。实验结果基本符合理论值，验证了此种滤波器的实现方法简单，计算速度快，节省硬件资源，抗干扰能力强，灵活，性能优于传统的FIR滤波器。

1、加深对数字滤波器的常用指标理解。 2、学习数字滤波器的设计方法。

正弦信号的matlab代码该存储库中有什么 该存储库包含用于测试Xilinx FIR编译器v6.3的Python，Verilog和VHDL文件，以及da Vinci Research Kit上用于电位计和电流信号处理的功能模块。 注意：此功能将不会在即将发布的固件版本中显示。 请等待将来的固件版本以实现稳定的实施。 实现：来自ADC模块的噪声电位器和电流信号在FirFilter模块中进行处理，然后发送回DAC。 Xilinx FIR编译器v6.3用于实现FirFilter模块。 请参阅此内容以了解如何更改此ipcore的设置。 建议使用MATLAB filterdesigner使用不同的窗口方法生成滤波器系数。 Python ：文件夹包含用于生成16位正弦波数据并在频域中绘制滤波信号的Python文件。 Verilog ：文件夹包含修改后的Verilog文件，用于对电位计和电流信号进行滤波。 请注意，这是每晚执行的操作。 Fir ：文件夹包含Xilinx ISE项目文件，Verilog和VHDL文件，用于测试FIR编译器v6.3。 如何在Fir测试过滤器实现 第一步：浏览至Python

产生一个信号，其频率成分为f1和f2，并对其进行理想采样，采样频率为fs；对采样后的信号采用快速傅里叶变换进行频谱分析，以验证信号频率的正确性；并设计有限冲激响应（FIR）滤波器和无限冲激响应（IIR）滤波器将信号分离为仅有f1或f2的正弦信号