System Verilog学习和实例

上传者: liykxy52 | 上传时间: 2019-12-21 20:11:16 | 文件大小: 2.98MB | 文件类型: zip
自己搜集的System Verilog资料,包括讲义和两个具体实例,希望对正在学习SV的朋友有所帮助!

文件下载

资源详情

[{"title":"( 2 个子文件 2.98MB ) System Verilog学习和实例","children":[{"title":"systemverilog.rar <span style='color:#111;'> 1.53MB </span>","children":null,"spread":false},{"title":"在VMM验证环境中使用ESL模型.pdf <span style='color:#111;'> 1.45MB </span>","children":null,"spread":false}],"spread":true}]

评论信息

  • chinahhucai :
    应该添加示例的结构说明,增强可读性。
    2019-03-01
  • cnvidia :
    应该添加示例的结构说明,增强可读性。
    2019-03-01
  • chenyinhui1991 :
    资料很好,正在学习
    2018-04-06
  • chenyinhui1991 :
    资料很好,正在学习
    2018-04-06
  • fsllll :
    很好的学习资料,谢谢!
    2017-05-21
  • fsllll :
    很好的学习资料,谢谢!
    2017-05-21
  • wzx653015538 :
    资料不错,但不是我想要的
    2015-06-30
  • 王贰蛋 :
    资料不错,但不是我想要的
    2015-06-30
  • lionelchan1989 :
    资料似乎可以,但内部有些接口不太准确
    2015-01-28
  • LionelChan1989 :
    资料似乎可以,但内部有些接口不太准确
    2015-01-28

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明