搜索【奇偶分频】的结果

用Verilog实现分频器设计，主要包括偶分频（占空比50%），奇分频（占空比50%），以及半整数分频（比如2.5分频、3.5分频等，占空比不可能为50%，只能接近50%）。半整数分频采用简单有效的算法，可以实现2.5倍分频以上的所有半整数分频。提供了设计源代码、测试仿真代码。

2022-12-26 20:54:54 2KB verilog 分频器 数字电路 奇偶分频

1

Verilog搭建奇偶任意分频器

支持任意正整数分频，该算法为平均分频，奇偶分频占空比均为50%

2022-07-23 15:09:26 2KB 分频器 奇偶分频 任意分频 verilog

1

通用的Verilog HDL 奇数偶数分频器

文中的第一个模块为通用的偶分频模块，第二个模块为通用的奇分频模块，2个模块分频占空比都为1:1，使用时只需将相应模块中parameter DIV_N = N; 中的N改为想要的分频数即可。

2022-04-26 13:59:59 14KB Verilog HDL 奇偶分频器

1

verilog写的奇偶分频器、半整数分频器和DDS的任意分频器

2022-04-08 14:06:55 5.29MB fpga开发 分频器 芯片

1

基于VHDL的任意奇偶分频

用VHDL写的任意数奇偶分频，下载到实验板上用过，完全好使

2021-11-14 14:38:04 885B VHDL 任意分频奇偶

1

基于FPGA的以太网MII接口扩展设计与实现

要FPGA、功能经过扩展的以太网接口的硬件实现方法。硬件结构上由控制信号模块、分频器、异步缓冲和编解码器个部分组成。

2021-03-04 19:30:14 179KB 以太网Ｍ 奇偶分频器 编解码 异步双口

1

奇偶分频器设计源码及testbench

基于Verilog的奇偶分频器设计源码及对应的testbench，供大家一起学习。

2019-12-21 20:40:06 924B verilog fpga 分频器 数字电路

1