随着数字系统复杂度的提高，系统芯片中集成的模块数量增加。各模块通常
工作在不同的时钟频率下，对各系统之间的数据CDC（Clock Domain Crossing）
通信需要进行同步设计。对于不同时钟域和电压域的情况，对CDC 同步设计的
要求不同。对于这些CDC 传输路径以及同步设计的检查验证，在整个设计流程
中的作用日渐凸显。目前还没有一套比较成熟、完善的验证手段，能在设计早期
RTL 级就能完成CDC 的验证工作。
2022-05-05 23:25:34
1.85MB
1
本论文通过分析CDC传输中的亚稳态机理，总结了各种同步设计的优劣以及传统验证方法在CDC检查中的弊端，提出并搭建了一套基于SpyGlass的CDC静态验证流程
2021-09-29 13:51:39
13.27MB
1
为了能在GPS接收端获取正确导航电文，研究了GPS接收机位同步、帧同步的基本原理和实现方式。提出一种采用FPGA来实现位同步、帧同步系统的设计方案。使用Xilinx开发软件，通过Verilog代码完成对位同步、帧同步的设计并在硬件平台上进行调试。通过Chip Scope和逻辑分析仪进行验证，结果表明该设计方案正确可靠，满足设计要求。
2021-05-25 22:42:26
1.11MB
1
基于时钟频率调整的时间同步方法，实现简单，而且没有复杂的软件同步协议，占用较小的网络带宽就可以实现高精度的时钟同步，在硬件上只需要低成本的FPGA支持。
2021-05-12 22:19:38
318KB
1