altera pll重配置模块可解决频率切换应用场合，只用一个锁相环能代替多个，并不存在布线报警。

部分重配置允许设计者在系统运行过程中修改功能，而无需全面重新配置和重新建立连接，极大地提高了 FPGA 的灵活性。通过分时功能减少了 FPGA 的尺寸和数量（即成本） ；通过按需加载功能降低了动态功耗；通过时分多路复用设计功能提高解决方案的灵活性 。使用部分重配置可以让设计人员采用更少或更小的器件，从而降低功耗并提高系统的可升级性。 随时按需加载功能，更有效利用芯片。

重配置手册，中文版本ug947文档。xilinx设计。

ug947-vivado-partial-reconfiguration-tutorial.pdf vivado flash部分可重配置重构功能手册，xilinx官方手册，非常详细的介绍了操作注意事项

Altera FPGA型号为Cyclone V的时钟重配置，利用到了PLL和Reconfig PLL这两个IP核，实现任意频率的输出。内部已经固定了N/C的值，也可以自己调节N/C的值实现任意整数频率的输出。根据公式pll=f*M/(N*C)计算出输出频率，很简单。

通过本文，我们为您揭秘FPGA多重配置硬件电路设计方案。

如今，无线系统需要紧凑的多频带天线，这些天线可以动态更改其一些基本参数，例如频带，极化和辐射方向图。 所提出的工作的新颖性在于使用两个彼此垂直的导电条。 较长的条在2.4 GHz处谐振，而较短的条在3.5 GHz处谐振。 使接地平面的长度和宽度分别等于主臂的长度和侧臂的长度。 通过使用仿真工具Ansoft HFSS v15.0对天线结构进行仿真来获得结果。 对于2.4 GHz和3.5 GHz的频率，模拟天线增益分别为6.2364 dBi和7.1758 dBi。 在1.6 mm厚的FR-4基板上，天线尺寸为50×25×1.6 mm3。

赛灵思fpga pll 动态重配置技巧英文的

Robomaster机器人装甲板数字数据集（已标注*130） 可直接用于yolov5训练，含训练后权重和训练配置文件

Xilinx FPGA GTX的DRP的时序配置模块，有如下特性： 1）使用verilog hdl语言编写； 2）对DRP动态可重配置，可读可写； 3）地址数据可根据需求自己更改 4）用户端口与GT*端口分开，互补干扰