只为小站
首页
域名查询
文件下载
登录
Xilinx FPGA GTX的DRP(Dynamic Reconfiguration Port)的时序配置模块
Xilinx FPGA GTX的DRP的时序配置模块,有如下特性: 1)使用verilog hdl语言编写; 2)对DRP动态可重配置,可读可写; 3)地址数据可根据需求自己更改 4)用户端口与GT*端口分开,互补干扰
2022-01-24 19:07:58
6KB
fpga开发
gtx
DRP动态重配置
DynamicReconfig
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
2019综合测评仿真.zip
PSO-LSSVM的MATLAB代码.rar
EasyMedia-ui.zip
EBSD分析软件——Channel5下载安装教程
大唐杯资料+题库(移动通信)
MPC 模型预测控制matlab仿真程序
android studio课程设计作业PPT+设计文档+可运行源代码+设计思路
计算机专业实习日记+实习周记+实习总结
CUDA并行程序设计 GPU编程指南-中文扫描539页完整版pdf+高质量英文完整591页原版非扫描pdf
MVDR,Capon波束形成DO估计.zip
现代操作系统原理与实现.pdf
芯片验证漫游指南以及源代码.zip
画程(版本6.0.0.127)setup个人版
全国道路网SHP数据.zip
Vivado永久激活license(亲测可用)包(搜集的全部可用LICENSE)
最新下载
CISPR 25 2021
Android秒表安卓APP开发源代码
西北工业大学最优化考试习题.pdf
JQ8900-16P MP3语音模块芯片音乐模块 串口控制 USB直接拷贝板.rar
第十五届蓝桥杯EDA赛模拟试题一(嘉立创EDA提供)(1).zip
各省市土地利用情况(2003-2017)(Excel、SPSS、文本三个数据格式).zip
一个模拟视频输入转VGA视频输出的Verilog程序,视频解码芯片采用ADV7181B,VGA DAC采用ADV7123
编译原理-简单编译器课程设计(C语言源代码)(附实验报告)
编译原理C语言小子集的编译器
C语言程序设计第3版(何钦铭,颜晖主编)全套课件
其他资源
Rational统一过程引论第2版(PDF)
银豹收银系统单机绿色破解版
捷联惯导粗对准
非参数统计 吴喜之 数据
潘建瑜-LATEX 科技排版入门(2018.11).pdf
UniDac 8.0.1〖D7,2007,10.1,10.2,10.3〗一键安装版已XX版
LITS2017肝脏肿瘤分割挑战数据集下载地址百度云.txt
ARM高速缓存(Cache)Verilog代码 包含ISE工程
Cucumber 行为驱动开发指南 [(英)韦恩,(挪)赫勒索著]
jdk-7u80-windows-x64.exe 【官方下载的jdk1.7、jdk7,windows 64位版】
型号为XC7Z035-2FFG676 FPGA开发板利用MIG模块生成的DDR3实例的约束文件
微信小程序版-简洁论坛类APP源码.rar
彻底解决asp中KindEditor编辑器无法获得提交的数据
terraform-provider-datadog:Terraform Datadog提供程序-源码
高通msm8909 cs1237驱动
Wireshark使用教程.pdf
POSIX多线程程序设计.pdf
java游戏详解,包括贪吃蛇等几十个游戏开发过程
webmagic所有依赖的jar包
SCJP试题详析,SCJP试题详析