vivado,xilinx,重配置,xilinx操作手册,附有RTL及仿真实操
2022-11-09 15:02:13 677KB fpga开发 xilinx vivado
1
ug947-vivado-partial-reconfiguration-tutorial.pdf vivado flash部分可重配置重构功能手册,xilinx官方手册,非常详细的介绍了操作注意事项
2022-08-21 09:05:43 3.54MB reconfiguration fpga vivado xilinx
1
Xilinx FPGA GTX的DRP的时序配置模块,有如下特性: 1)使用verilog hdl语言编写; 2)对DRP动态可重配置,可读可写; 3)地址数据可根据需求自己更改 4)用户端口与GT*端口分开,互补干扰
基于xilinx fpga完成Partial Reconfiguration部分动态重配置设计实现,可参考博客xilinx fpga 部分动态重配置(Partial Reconfiguration)设计实现
2021-08-12 13:28:16 2KB Partial Reconfig xilinx fpga
1
ZYNQ7000 动态可重配 设计文档
2021-05-11 14:03:04 4.11MB ZYNQ
1
软核 动态可重配 设计文档
2021-05-11 14:03:03 3.76MB FPGAMicroblaze
1