运用fpga自带的单口ram ip核，并写了一个读使能、地址、数据的产生控制模块，并简单的编写testbench来用modelsim仿真，方便大家理解ram 核的使用。
2022-04-04 20:32:10
2.73MB
1
关于FPGA在解析带有数据包协议的数据存储问题。FPGA先根据数据包协议接收数据并存储到RAM，在接收到完整一包数据后，将数据从RAM转移到FIFO中，后端的数据处理或者数据转发可以直接从FIFO读取。本代码模拟数据写入RAM，然后到FIFO过程。开发环境 Quartus18.1 ，开发语言 Verilog，仿真软件 Modelsim 6.6c
2021-07-28 11:06:04
6.33MB
1