构成以内的任意进制加法计数器-74ls161 逻辑功能

上传者: 42188533 | 上传时间: 2021-05-19 13:49:16 | 文件大小: 343KB | 文件类型: PPT
(2)构成16以内的任意进制加法计数器:  ① 设计思想:利用脉冲反馈法 用S0,S1,S2…,SM…SN表示输入0,1,2,…,N个计数脉冲CP时计数器的状态。  SM可以为S0,但需小于SN。   对于异步置数:在输入第N个计数脉冲CP后,通过控制电路,利用状态SN产生一个有效置数信号,送给异步置数端,使计数器立刻返回到初始的预置数状态SM,即实现了SM~SN-1计数。   对于同步置数:在输入第N-1个计数脉冲CP时,利用状态SN-1产生一个有效置数信号,送给同步置数控制端,等到输入第N个计数脉冲CP时,计数器返回到初始的预置数状态SM,从而实现SM~SN-1计数。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明