高速电路中串扰原理、仿真、去除

上传者: u010793266 | 上传时间: 2022-05-15 14:27:11 | 文件大小: 177KB | 文件类型: PDF
摘要:本文介绍了高速电路中串扰产生的原理,并通过对串扰的仿真分析,提出一些减少串扰的办法。 关键词:高速电路;串扰;仿真;PCB 设计 前言 当今飞速发展的电子设计领域,高速化和小型化是必然趋势。如何在缩小电子系统体积的同时,提高 统的速度成为摆在设计者面前的一个重要课题。信号频率提高、边沿变陡、印刷电路板的尺寸变小、布线 密度加大等使得高速电路的串扰问题日益突出。串扰过大可能引起电路的误触发,导致系统无法正常工作 这就要求电子工程师对高速电路串扰问题进行仿真分析并采取相应的措施将串扰减少到合理的范围。

文件下载

评论信息

  • spngon :
    很专业的文章,详细介绍了串扰的许多处理办法,值得推荐!
    2013-10-18

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明