基于altera FPGA 的 UART IP核

上传者: liningustb123 | 上传时间: 2019-12-21 20:09:07 | 文件大小: 1.48MB | 文件类型: gz
使用verilog HDL语言编写的串口IP核,经过波形仿真验证

文件下载

资源详情

[{"title":"( 356 个子文件 1.48MB ) 基于altera FPGA 的 UART IP核","children":[{"title":"uart_transmitter.v <span style='color:#111;'> 9.55KB </span>","children":null,"spread":false},{"title":"uart_top.v <span style='color:#111;'> 6.60KB </span>","children":null,"spread":false},{"title":"uart_fifo.v <span style='color:#111;'> 9.67KB </span>","children":null,"spread":false},{"title":"uart_receiver.v <span style='color:#111;'> 12.25KB </span>","children":null,"spread":false},{"title":"uart_defines.v <span style='color:#111;'> 7.55KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • chenlu7945137 :
    还没有用,先谢谢了
    2018-04-06
  • qq_38786398 :
    挺好的,给个赞
    2018-03-27
  • lp1234567 :
    还是不错的
    2018-01-18
  • 「已注销」 :
    非常完整,666
    2017-10-12
  • cul627 :
    谢谢,写的还是挺清晰的
    2016-12-02

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明