基于FPGA的Verilog语言的计时器和倒计时的系统设计

上传者: carzy_apple | 上传时间: 2021-03-08 12:15:13 | 文件大小: 1.05MB | 文件类型: ZIP
功能描述: 1.计时器:24小时计时器由2个60进制加计数器和I个24进制加计数器构成,输入CLK为1Hz(秒)的时钟,经过60进制加计数后产生1分钟的进位时钟信号,再经过60进制加计数后产生I小时的进位时钟信号送给24进制加计数器进行加计数,当加计数到达23: 59; 59后,再来一个秒脉冲,产生时的进位输出。将两个60进制加计数器和-一个24进制加计数器的输出送数码管显示,得到计时器的显示结果。其中,秒脉冲由EDA实调仪上的20MHz晶振分频得到。 2.倒计时:24小时倒计时器由2个60进制减计数器和1个24进制减计数器构成输入CLK为1Hz(秒)的时钟,经过60进制减计数后产生I分钟的借位时钟信号,再经过60进制减计数后产生I小时的借位时钟信号送给24进制减计数器进行减计数,当减计数到达00: 00: 00后,产生时的借位输出,同时24小时倒计时器停止倒计时,并发出提醒信号。将两个60进制减计数器和一个24进制减计数器的输出送数码管显示,得到倒计时的显示结果.其中,秒脉冲由EDA实训仪上的20MHz晶振分顿得到。 3.附加100天倒计时:参考倒计时代码即可实现。

文件下载

资源详情

[{"title":"( 176 个子文件 1.05MB ) 基于FPGA的Verilog语言的计时器和倒计时的系统设计","children":[{"title":"TIME.fit.smsg <span style='color:#111;'> 703B </span>","children":null,"spread":false},{"title":"TIME.sim.rpt <span style='color:#111;'> 54.04KB </span>","children":null,"spread":false},{"title":"TIME.fit.rpt <span style='color:#111;'> 130.00KB </span>","children":null,"spread":false},{"title":"TIME.fit.summary <span style='color:#111;'> 606B </span>","children":null,"spread":false},{"title":"TIME.pof <span style='color:#111;'> 512.22KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明